VHDL实现数字时钟

资 源 简 介

VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释

您 可 能 感 兴 趣 的

• vhdl数字时钟设计 目的
• 用VHDL编写的数字时钟,可变宽度脉冲产生器
• LED控制VHDL程序与仿真 分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序
• VHDL实现数字时钟
• VHDL设计的数字时钟
• 功能更加完善的基于vhdl的数字时钟设计 有秒表
• 数字时钟vhdl实现
• 数字时钟的VHDL语言描述
• 基于vhdl的数字时钟；24制
• 应用MaxplusII平台的数字时钟的VHDL源程序