基于VHDL语言描述的一个分频器

相 关 资 源

• 基于VHDL语言描述的一个分频器免费下载

  资源简介：基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。

  标签： VHDL 语言 分频器

  上传时间： 2013-12-31

  上传用户：集美慧

• 利用VHDL语言描述的5分频器（改变程序中m1,m2值免费下载

  资源简介：利用VHDL语言描述的5分频器（改变程序中m1,m2值，可作为任意奇数分频器）

  标签： VHDL 语言 分频器 改变

  上传时间： 2013-12-23

  上传用户：稀世之宝039

• VHDL语言写的基数分频器免费下载

  资源简介：VHDL语言写的基数分频器，多平台，通过MODESIM仿真

  标签： VHDL 语言 分频器

  上传时间： 2015-07-20

  上传用户：541657925

• VHDL语言编写的2分频器代码免费下载

  资源简介：VHDL语言编写的2分频器代码，简单易懂

  标签： VHDL 语言 编写 分频器

  上传时间： 2014-01-08

  上传用户：lht618

• 利用VHDL语言描述的一个简单微处理器,可以通过修改源码来调整指令集,可以在Quartus II上直接运行和编译.免费下载

  资源简介：利用VHDL语言描述的一个简单微处理器,可以通过修改源码来调整指令集,可以在Quartus II上直接运行和编译.

  标签： Quartus VHDL 语言 微处理器

  上传时间： 2015-05-26

  上传用户：firstbyte

• 由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证免费下载

  资源简介：由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证

  标签： QUARTUES VHDL 语言 数控

  上传时间： 2014-01-12

  上传用户：teddysha

• 基于VHDL语言描述的dpll免费下载

  资源简介：基于VHDL语言描述的dpll，以及图片

  标签： VHDL dpll 语言

  上传时间： 2016-12-24

  上传用户：四只眼

• 该程序是用VHDL语言实现的时钟分频程序免费下载

  资源简介：该程序是用VHDL语言实现的时钟分频程序，可以把高频时钟信号分成低频时钟信号，便于实际应用。

  标签： VHDL 程序 时钟分频 语言

  上传时间： 2017-08-19

  上传用户：wcl168881111111

• 自己编的一个分频器的程序模版 虽然原理很简单免费下载

  资源简介：自己编的一个分频器的程序模版 虽然原理很简单，经过多次实践很实用 被多次用在其它的程序中

  标签： 分频器 程序 模版

  上传时间： 2015-03-20

  上传用户：cjf0304

• 用VHDL语言描述的用锁存器免费下载

  资源简介：用VHDL语言描述的用锁存器，加法计数器，ROM存储器构成的RTL图

  标签： VHDL 语言 锁存器

  上传时间： 2013-12-12

  上传用户：vodssv

• 利用VHDL语言编写的一个16分频器免费下载

  资源简介：利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器

  标签： VHDL 语言 编写 分频器

  上传时间： 2014-01-18

  上传用户：erkuizhang

• 基于VHDL语言开发的I486总线接口程序。实现了一个三态的总线免费下载

  资源简介：基于VHDL语言开发的I486总线接口程序。实现了一个三态的总线，可保证数据的正常传输。

  标签： VHDL I486 语言 总线接口

  上传时间： 2015-07-22

  上传用户：ynsnjs

• 基于VHDL的数控分频器设计的源代码及仿真免费下载

  资源简介：基于VHDL的数控分频器设计的源代码及仿真

  标签： VHDL 数控 分频器 仿真

  上传时间： 2016-02-11

  上传用户：410805624

• 用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的免费下载

  资源简介：用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的

  标签： BOOTH VHDL 语言 编写

  上传时间： 2016-07-02

  上传用户：iswlkje

• 这是一个用VHDL语言描述的I2C自动配置模块免费下载

  资源简介：这是一个用VHDL语言描述的I2C自动配置模块，使用了来自opencores.org的I2C核，已在altera的cyclone芯片上调试通过

  标签： VHDL I2C 语言 自动

  上传时间： 2013-12-19

  上传用户：一诺88

• 基于quartus II软件 用verilog 语言描述的一个秒表免费下载

  资源简介：基于quartus II软件 用verilog 语言描述的一个秒表

  标签： quartus verilog 软件 语言

  上传时间： 2014-01-08

  上传用户：wpwpwlxwlx

• VHDL描述的时钟分频电路免费下载

  资源简介：VHDL描述的时钟分频电路，用途广...

  标签： VHDL 时钟分频 电路

  上传时间： 2013-12-15

  上传用户：极客

• 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性免费下载

  资源简介：数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...

  标签： VHDL 数控 分频器 修改

  上传时间： 2014-11-29

  上传用户：1051290259

• 基于Quartus II的数控分频器的项目设计免费下载

  资源简介：基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码

  标签： Quartus 数控 分频器 项目设计

  上传时间： 2017-07-18

  上传用户：yangbo69

• VHDL语言描述免费下载

  资源简介：VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。

  标签： VHDL 语言

  上传时间： 2014-12-06

  上传用户：han_zh

• 用Verilog实现基于FPGA的通用分频器免费下载

  资源简介：用Verilog实现基于FPGA的通用分频器

  标签： Verilog FPGA 分频器

  上传时间： 2013-08-30

  上传用户：xingyuewubian

• 利用VHDL语言编写的一个crc功能模块免费下载

  资源简介：利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能

  标签： VHDL crc 语言 编写

  上传时间： 2013-09-03

  上传用户：王庆才

• 用VerilogHDL实现基于FPGA的通用分频器的设计免费下载

  资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计

  标签： VerilogHDL FPGA 分频器

  上传时间： 2013-10-28

  上传用户：xiaoxiang

• 用VerilogHDL实现基于FPGA的通用分频器的设计免费下载

  资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计

  标签： VerilogHDL FPGA 分频器

  上传时间： 2015-01-02

  上传用户：oooool

• msttr是用VHDL语言开发的一个交通灯程序免费下载

  资源简介：msttr是用VHDL语言开发的一个交通灯程序

  标签： msttr VHDL 语言 交通灯

  上传时间： 2015-04-21

  上传用户：aa17807091

• 利用VHDL语言编写的一个crc功能模块免费下载

  资源简介：利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能

  标签： VHDL crc 语言 编写

  上传时间： 2015-07-04

  上传用户：CSUSheep

• Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。免费下载

  资源简介：Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

  标签： Verilog HDL 语言 编写

  上传时间： 2015-07-18

  上传用户：yulg

• 基于VHDL语言开发的mcu与外部器件的接口程序免费下载

  资源简介：基于VHDL语言开发的mcu与外部器件的接口程序，解决了高速mcu与低速外部器件的接口问题。

  标签： VHDL mcu 语言 器件

  上传时间： 2015-07-22

  上传用户：xlcky

• 用Verilog实现基于FPGA的通用分频器免费下载

  资源简介：用Verilog实现基于FPGA的通用分频器

  标签： Verilog FPGA 分频器

  上传时间： 2015-08-20

  上传用户：songrui

• 这是用VHDL语言编写的一个DDS频率合成器的源程序免费下载

  资源简介：这是用VHDL语言编写的一个DDS频率合成器的源程序

  标签： VHDL DDS 语言 编写

  上传时间： 2013-12-27

  上传用户：lijinchuan