verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状态是否正确工作
资源简介:verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状态是否正确工作
上传时间: 2015-07-14
上传用户:ggwz258
资源简介:这里是我个人编写的状态机的实现的程序,111
上传时间: 2014-01-19
上传用户:lingzhichao
资源简介:这里是我个人编写的状态机的实现的程序,111
上传时间: 2017-04-20
上传用户:qazxsw
资源简介:基于verilog HDL的状态机8位流水灯.适合感兴趣的人学习参考
上传时间: 2022-04-23
上传用户:trh505
资源简介:三菱FX系列plc编写的纸机传动程序,经调试后感觉非常好用
上传时间: 2015-05-06
上传用户:skhlm
资源简介:vb编写的上位机程序,可以实现的功能是单片机和上位机的通讯功能
上传时间: 2016-09-24
上传用户:rishian
资源简介:verilog 编写的tiny cpu 代码,可实现简单的指令和计算
上传时间: 2017-02-03
上传用户:lijianyu172
资源简介:用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机
上传时间: 2013-12-12
上传用户:洛木卓
资源简介:用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。
上传时间: 2013-12-25
上传用户:chenbhdt
资源简介:采用verilog编写的串口通信程序,采用了状态机设计!程序简单,消耗资源少
上传时间: 2014-12-08
上传用户:yd19890720
资源简介:verilog编写的M序列发生器,希望能对大家带来帮助。
上传时间: 2014-01-11
上传用户:zhliu007
资源简介:LPC总线从设备的verilog设计,包含状态机和中断功能。
上传时间: 2014-06-04
上传用户:anng
资源简介:用verilog编写的一个简单的产生伪随机序列的代码(m序列),比较实用。
上传时间: 2017-06-27
上传用户:dave520l
资源简介:拿verilog编写的som(自适应神经网络算法),用于障碍物检测,基于FPGA可综合实验,已经在altera的cylcone上实现
上传时间: 2014-01-27
上传用户:坏坏的华仔
资源简介:带同步复位的状态机,使用VHDL代码编写
上传时间: 2014-01-06
上传用户:eclipse
资源简介:labview的状态机的例程,很经典,按照里面的说明编写对应的状态就可以了
上传时间: 2017-01-07
上传用户:gmh1314
资源简介:用verilog编写的抢答器,当主持人宣布“开始比赛”,系统初始化,选手进入“抢答状态”。当某一选手首先按下抢答开关时,相应的指示灯亮,此时抢答器不再接受其他输入信号。电路具有累计分控制(分别用4个4位选手的积分——十六进制数),由主持人控制“加...
上传时间: 2014-01-16
上传用户:佳期如梦
资源简介:输入输出控制的状态机,verilog HDL源码
上传时间: 2014-01-10
上传用户:璇珠官人
资源简介:使用verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
上传时间: 2013-08-12
上传用户:ljt101007
资源简介:verilog 编写的I2c协议程序,用于cpld读写EEPROM
上传时间: 2013-08-31
上传用户:csgcd001
资源简介:用verilog编写的多功能数字钟
上传时间: 2015-02-25
上传用户:王者A
资源简介:这是一个很好的verilog 编写的8位RISC CPU源码(可做为MCU),并且包括完整的C 语言的测试代码。
上传时间: 2014-01-05
上传用户:李梦晗
资源简介:verilog编写的32位浮点加法器
上传时间: 2015-03-09
上传用户:372825274
资源简介:verilog编写的全功能串口
上传时间: 2014-02-11
上传用户:Breathe0125
资源简介:verilog编写的计算百分比模块
上传时间: 2013-12-17
上传用户:wang0123456789
资源简介:verilog编写的流水线模块
上传时间: 2015-03-09
上传用户:杜莹12345
资源简介:verilog编写的alu模块
上传时间: 2015-03-09
上传用户:qb1993225
资源简介:用vc++编写的虚拟机仿真系统。可以模拟真实操作系统的一些功能。
上传时间: 2013-12-10
上传用户:weixiao99
资源简介:加法器(使用verilog编写的),虽然简单,但是这也是学习verilog最基础的东西!希望大家一起学习!
上传时间: 2013-12-10
上传用户:410805624
资源简介:用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看
上传时间: 2015-03-31
上传用户:lxm