虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.

使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.

  • 资源大小：6 K
  • 上传时间： 2014-01-26
  • 上传用户：cy_jing
  • 资源积分：2 下载积分
  • 标      签： Verilog 校时 语言 编写

资 源 简 介

使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1