虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用VHDL语言编写的语言,可以利用MODELSIM进行仿真.对于初学者,则更有参考价值.

用VHDL语言编写的语言,可以利用MODELSIM进行仿真.对于初学者,则更有参考价值.

  • 资源大小：2 K
  • 上传时间： 2015-05-14
  • 上传用户：face137
  • 资源积分：2 下载积分
  • 标      签： MODELSIM VHDL 语言 编写

资 源 简 介

用VHDL语言编写的语言,可以利用MODELSIM进行仿真.对于初学者,则更有参考价值.

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1