虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理

采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理

  • 资源大小：65 K
  • 上传时间： 2013-12-21
  • 上传用户：ASD___1234
  • 资源积分：2 下载积分
  • 标      签： Verilog HDL 开发板 抢答器

资 源 简 介

采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1