虫虫首页
|
资源下载
|
资源专辑
|
精品软件
登录
|
注册
首 页
资源下载
资源专辑
技术阅读
电 路 图
教程书籍
在线计算器
代码搜索
资料搜索
代码搜索
热门搜索:
fpga
51单片机
protel99se
机器人
linux
单片机
dsp
arm
Proteus
matlab
您现在的位置是:
虫虫下载站
>
资源下载
>
VHDL/FPGA/Verilog
> verilog编写的32位浮点加法器
verilog编写的32位浮点加法器
资源大小:
2 K
上传时间:
2015-03-09
上传用户:
KMPlayer33
资源积分:
2 下载积分
标 签:
verilog
编写
浮点
加法器
资 源 简 介
verilog编写的32位浮点加法器
免注册下载
普通下载
相 关 资 源
您 可 能 感 兴 趣 的
verilog编写的32位浮点加法器
利用verilog hdl编写的浮点加法器运算单元
32位单精度浮点加法器
浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
介绍关于FPGA的浮点加法器运算单元设计
基于VHDL语言的32位单精度的浮点加法器
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
32位元浮点数加法器,用于以VHDL编写的32位元CPU
基于FPGA浮点运算器的设计
FPU加法器的设计与实现
收藏
赞(219)
踩(0)
用户登录/注册
×
确认下载
×
免注册下载
×
用户登录
×
用户注册
×