下了点关于数字锁相环的东东,下了点关于数字锁相环的东东,不怎么好.

资 源 简 介

下了点关于数字锁相环的东东,下了点关于数字锁相环的东东,不怎么好.

您 可 能 感 兴 趣 的

• 用一片CPLD实现数字锁相环,用VHDL或V语言.rar
• 基于FPGA实现的一种新型数字锁相环
• 基于FPGA的全数字锁相环设计
• 基于FPGA设计数字锁相环
• 关于数字锁相环的一点东西
• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
• 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
• 数字锁相环DPLL实例程序
• 数字锁相环DPLL源程序