加法器,加法器描述

相 关 资 源

• 加法器,加法器描述免费下载

  资源简介：加法器,加法器描述

  标签： 加法器

  上传时间： 2015-02-27

  上传用户：lifangyuan12

• 这是一种描述加法器的VHDL描述。已经试用过。免费下载

  资源简介：这是一种描述加法器的VHDL描述。已经试用过。

  标签： VHDL 加法器

  上传时间： 2017-04-07

  上传用户：徐孺

• 位加法器的verilog程序与4×4 乘法器的verilog描述！！！免费下载

  资源简介：位加法器的verilog程序与4×4 乘法器的verilog描述！！！

  标签： verilog 加法器 乘法器 程序

  上传时间： 2013-12-21

  上传用户：ruixue198909

• Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方免费下载

  资源简介：Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序

  标签： Adder Ripple ripple Carry

  上传时间： 2015-05-13

  上传用户：我们的船长

• 加法器 乘法器电路 除法器电路设计 键盘扫描电路设计 显示电路免费下载

  资源简介：加法器 乘法器电路 除法器电路设计 键盘扫描电路设计 显示电路

  标签： 电路设计 加法器 乘法器 电路

  上传时间： 2015-05-29

  上传用户：671145514

• 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,免费下载

  资源简介：这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑...

  标签： CPLD VHDL BCD 开发板

  上传时间： 2015-07-23

  上传用户：李梦晗

• 蒋小龙的关于FPGA算法教程.经典! (其中包含加法器,乘法器极其算术逻辑部件设计)免费下载

  资源简介：蒋小龙的关于FPGA算法教程.经典! (其中包含加法器,乘法器极其算术逻辑部件设计)

  标签： FPGA 算法 教程 加法器

  上传时间： 2015-11-23

  上传用户：asdfasdfd

• 里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平免费下载

  资源简介：里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平

  标签： FIR 滤波器 报告 代码

  上传时间： 2014-01-10

  上传用户：iswlkje

• 软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,免费下载

  资源简介：软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,

  标签： BCD 软件 使用程序 8位

  上传时间： 2014-01-05

  上传用户：xzt

• 半加器 或门 1位二进制全加器顶层设计描述免费下载

  资源简介：半加器 或门 1位二进制全加器顶层设计描述

  标签： 半加器 二进制 全加器 或门

  上传时间： 2014-01-03

  上传用户：cursor

• 8位全加器的VHDL描述免费下载

  资源简介：8位全加器的VHDL描述，可用MAX+plusⅡ运行测试

  标签： VHDL 8位 全加器

  上传时间： 2014-01-16

  上传用户：erkuizhang

• 布斯乘法器的语言描述功能违反外 暗暗达到免费下载

  资源简介：布斯乘法器的语言描述功能违反外 暗暗达到

  标签： 乘法器 语言

  上传时间： 2017-05-22

  上传用户：我干你啊

• 用例化语句和case语句编写的全加器的VHDL描述。免费下载

  资源简介：用例化语句和case语句编写的全加器的VHDL描述。

  标签： case VHDL 编写 全加器

  上传时间： 2017-06-15

  上传用户：zhangyi99104144

• 出卷系统,加数据库加论文.含帮助文件,答辩讲义,数据库使用ACCESS.免费下载

  资源简介：出卷系统,加数据库加论文.含帮助文件,答辩讲义,数据库使用ACCESS.

  标签： ACCESS 数据库 论文

  上传时间： 2016-03-05

  上传用户：WMC_geophy

• 易语言编写 完美国际宝宝加血加忠诚外挂源码免费下载

  资源简介：易语言编写 完美国际宝宝加血加忠诚外挂源码

  标签： 语言 编写 源码 美国

  上传时间： 2016-05-26

  上传用户：CSUSheep

• 学生信息管理系统！vb加sql加serever2000,实现学生信息的查找免费下载

  资源简介：学生信息管理系统！vb加sql加serever2000,实现学生信息的查找，添加，删除，等功能！

  标签： serever 2000 sql 信息管理系统

  上传时间： 2017-01-19

  上传用户：SimonQQ

• extjs加dwr加spring强强联姻免费下载

  资源简介：extjs加dwr加spring强强联姻

  标签： spring extjs dwr

  上传时间： 2017-03-03

  上传用户：lht618

• 朋友免费下载

  资源简介：朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,...

  标签：

  上传时间： 2014-01-23

  上传用户：wys0120

• 用verilog hdl编写的一些例程免费下载

  资源简介：用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了

  标签： verilog hdl 编写

  上传时间： 2013-12-20

  上传用户：fhzm5658

• 一个好用的频偏估计算法的matlab仿真程序免费下载

  资源简介：用蒙特卡洛模拟的方法计算美式期权的价格以及基本描述,ofdm系统仿真 含16qam调制 fft 加窗 加cp等模块，这是一个好用的频偏估计算法的matlab仿真程序

  标签： matlab

  上传时间： 2022-03-22

  上传用户：

• 伺服与变频的异同免费下载

  资源简介：伺服与变频：伺服与变频的一个重要区别是: 变频可以无编码器,伺服则必须有编码器,作电子换向用. 一、两者的共同点： 　 　 交流伺服的技术本身就是借鉴并应用了变频的技术，在直流电机的伺服控制的基础上通过变频的PWM方式模仿直流电机的控制方式来实现的，...

  标签： 伺服

  上传时间： 2013-11-17

  上传用户：maqianfeng

• ch451的一个跑马表小程序免费下载

  资源简介：ch451的一个跑马表小程序，利用sts，按“1”键后程序自动加1加到99为止。

  标签： 451 ch 马表 程序

  上传时间： 2014-11-29

  上传用户：cooran

• **智能监视系统*** 程序运行时需要视频捕捉设备免费下载

  资源简介：**智能监视系统*** 程序运行时需要视频捕捉设备，如果没有，请安装USB_CAMERA目录下的设备驱动程序。 ***停车场收费系统*** 先安装sql server , 其中sa用户没有口令，再使用sql目录下的sql文件建立新数据库。 ***高校银卡系统*** 先安装sql serve...

  标签： 监视系统 程序 运行 视频

  上传时间： 2013-12-23

  上传用户：上善若水

• 西门子3508I手机的GPS车载端设备源程序免费下载

  资源简介：西门子3508I手机的GPS车载端设备源程序，好东西！加分加分！

  标签： 3508I GPS 西门子 手机

  上传时间： 2013-12-15

  上传用户：xuan‘nian

• 16个常用HDL编码打包上传 包括记数器免费下载

  资源简介：16个常用HDL编码打包上传 包括记数器，多路选择器，全加/半加器等，均通过modsim验证

  标签： HDL 编码 记数

  上传时间： 2013-12-19

  上传用户：凌云御清风

• 用verilog编写的抢答器免费下载

  资源简介：用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。电路具有累计分控制（分别用４个４位选手的积分——十六进制数），由主持人控制“加...

  标签： verilog 编写 抢答器

  上传时间： 2014-01-16

  上传用户：佳期如梦

• 外挂附VB源代码源码免费下载

  资源简介：外挂附VB源代码源码，功能主要是模拟键盘输出，自动加血加魔法，和自动打怪

  标签： 源代码 源码

  上传时间： 2017-08-08

  上传用户：顶得柱

• 通用考试软件制作试卷导出题库生成器【精版】免费下载

  资源简介：全功能考试练习软件，批量导入导出试卷，随机抽题考试，自动评分，自动形成错题。VB加EXCELL加ACESSS开发 ，自由替换内容，自动生成错题集，防复制，防破解。多重加密。完全免费。

  标签： 软件 试卷 生成器 题库

  上传时间： 2018-01-06

  上传用户：natesc

• Multisim10简明教程(强烈推荐给初学者)免费下载

  资源简介：1、启动操作，启动Multisim10以后，出现以下界面，如图1所示。2、Multisim10打开后的界面如图2所示：主要有菜单栏，工具栏，缩放栏，设计栏，仿真栏，工程栏，元件栏，仪器栏，电路图编辑窗口等部分组成。3、选择文件/新建/原理图，即弹出图3所示的主设计窗口...

  标签： multisim

  上传时间： 2022-07-22

  上传用户：wangshoupeng199

• 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述免费下载

  资源简介：数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n

  标签： VHDL 寄存器 数控振荡器 加法器

  上传时间： 2013-09-04

  上传用户：a471778