24C01A的Verilog HDL仿真代码,用于I2C接口模块的测试,由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
资源简介:24C01A的Verilog HDL仿真代码,用于I2C接口模块的测试,由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
上传时间: 2016-03-03
上传用户:jkhjkh1982
资源简介:包含了四位计数器等基本数字模块的的Verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合
上传时间: 2013-12-19
上传用户:hopy
资源简介:通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
上传时间: 2015-11-21
上传用户:lizhizheng88
资源简介:UART转I2C的Verilog HDL代码,由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
上传时间: 2014-08-03
上传用户:zhuoying119
资源简介:VGA实验的Verilog HDL代码用于FPGA
上传时间: 2014-12-07
上传用户:天涯
资源简介:PWM的Verilog HDL代码用于FPGA
上传时间: 2013-12-22
上传用户:zhanditian
资源简介:包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core ...
上传时间: 2013-12-21
上传用户:yyq123456789
资源简介:基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等
上传时间: 2013-08-18
上传用户:问题问题
资源简介:用于计算CRC的Verilog HDL源码
上传时间: 2015-02-07
上传用户:569342831
资源简介:我用过的Verilog HDL写的SDRAM core源程序,经过测试应用
上传时间: 2015-03-31
上传用户:15071087253
资源简介:11,13,16位超前进位加法器的Verilog HDL源代码。
上传时间: 2013-12-28
上传用户:ouyangtongze
资源简介:matlab语言 编写的电力系统仿真代码
上传时间: 2014-12-20
上传用户:bcjtao
资源简介:是关于dct的Verilog HDL源代码和测试程序
上传时间: 2014-06-15
上传用户:四只眼
资源简介:FPGA/CPLD应用,uart的Verilog HDL原码
上传时间: 2013-12-28
上传用户:lizhizheng88
资源简介:NS2的dsr-ocean仿真代码,对学习研究NS2的人非常有研究价值
上传时间: 2015-08-20
上传用户:s363994250
资源简介:王金明的Verilog HDL程序集合,包含各个常用的程序
上传时间: 2013-11-26
上传用户:星仔
资源简介:基本运算逻辑和它们的Verilog HDL模型
上传时间: 2015-09-17
上传用户:qw12
资源简介:aes算法的Verilog HDL实现,供给大家作为参考 。
上传时间: 2013-12-18
上传用户:gundan
资源简介:无线局域网情况下OFDM的信道分配仿真代码
上传时间: 2015-10-18
上传用户:cxl274287265
资源简介:这是一个数字时钟的Verilog程序 仿真通过 能实现秒 分 时 计时
上传时间: 2013-12-19
上传用户:TF2015
资源简介:Hynix公司8M byte sdr sdram的Verilog语言仿真实现。
上传时间: 2014-12-04
上传用户:h886166
资源简介:算术处理器的Verilog HDL的源代码
上传时间: 2016-01-07
上传用户:bjgaofei
资源简介:ps2接口的Verilog HDL源代码
上传时间: 2016-01-07
上传用户:杜莹12345
资源简介:用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
上传时间: 2016-01-15
上传用户:王楚楚
资源简介:用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序
上传时间: 2016-01-15
上传用户:chenbhdt
资源简介:用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
上传时间: 2014-01-13
上传用户:gyq
资源简介:占用资源少的Verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号
上传时间: 2013-12-28
上传用户:kikye
资源简介:非常号的Verilog HDL教学源码,大家多
上传时间: 2014-01-06
上传用户:plsee
资源简介:eeprom的Verilog HDL源代码,含eeprom的读写!Quartus II5.0平台测试通过!
上传时间: 2013-12-19
上传用户:BOBOniu
资源简介:4 digital LED dynamic display的Verilog HDL源代码,它能动态的显示4位数,为FPGA 的DEBUG 提供便利,非常经典,简单易懂,并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现,好的行为模型就应该大家分享。
上传时间: 2016-04-12
上传用户:坏天使kk