数字锁相环设计,深入了解锁相环设计,对于想要了解锁相环内部机理的朋友是很有帮助的
资源简介:基于FPGA的全数字锁相环设计,内有设计过程和设计思想
上传时间: 2013-08-13
上传用户:fqscfqj
资源简介:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF
上传时间: 2014-06-09
上传用户:daguda
资源简介:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...
上传时间: 2013-12-31
上传用户:hphh
资源简介:一种改进的全数字锁相环设计 一种改进的全数字锁相环设计
上传时间: 2013-12-24
上传用户:stampede
资源简介:用于时钟恢复的全数字锁相环设计,可以去掉时钟的抖动。
上传时间: 2016-05-23
上传用户:stewart·
资源简介:收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.
上传时间: 2014-12-07
上传用户:kytqcool
资源简介:基于FPGA的全数字锁相环设计,内有设计过程和设计思想
上传时间: 2017-02-11
上传用户:evil
资源简介:数字锁相环设计,深入了解锁相环设计,对于想要了解锁相环内部机理的朋友是很有帮助的
上传时间: 2017-04-08
上传用户:784533221
资源简介:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF
上传时间: 2017-07-24
上传用户:璇珠官人
资源简介:在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时...
上传时间: 2013-07-06
上传用户:LouieWu
资源简介:基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间: 2013-08-19
上传用户:Huge_Brother
资源简介:比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
上传时间: 2013-12-24
上传用户:362279997
资源简介:智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信
上传时间: 2014-01-08
上传用户:weiwolkt
资源简介:一篇简单易懂的关于数字锁相环概念原理设计的经典文章
上传时间: 2014-01-04
上传用户:hasan2015
资源简介:基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !
上传时间: 2015-12-18
上传用户:hgy9473
资源简介:介绍了数字锁相环的3种设计方法,并对各自的工作原理做了详细分析。
上传时间: 2014-01-20
上传用户:二驱蚊器
资源简介:基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间: 2013-12-25
上传用户:dyctj
资源简介:国外一篇很好的数字锁相环(PLL)设计文档(解压后PLL.pdf),不可不看呦!
上传时间: 2016-08-10
上传用户:dengzb84
资源简介:该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎
上传时间: 2016-08-12
上传用户:璇珠官人
资源简介:介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
上传时间: 2016-08-12
上传用户:xiaoyunyun
资源简介:1、数字锁相环的单片机代码。 2、单片机与数字锁相环MC145152的应用系统的设计与实现。
上传时间: 2016-11-26
上传用户:410805624
资源简介:使用VHDL语言进行数字锁相环的设计,pdf格式,可以打开
上传时间: 2014-11-01
上传用户:努力努力再努力
资源简介:使用VHDL语言进行设计DPLL(数字锁相环)的相关文件
上传时间: 2013-12-25
上传用户:Miyuki
资源简介:一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计
上传时间: 2014-02-11
上传用户:xwd2010
资源简介:使用VHDL语言进行的数字锁相环的设计,里面有相关的文件,可以使用MUX+PLUS打开
上传时间: 2014-06-29
上传用户:lanhuaying
资源简介:智能 全数字锁相环的设计
上传时间: 2013-12-15
上传用户:498732662
资源简介:介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器,可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理,提出了各单元电路的设计和实现方法,并给出了关键部件的VHDI 代码,最...
上传时间: 2017-08-18
上传用户:love_stanford
资源简介:该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-05-01
上传用户:
资源简介:研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.
上传时间: 2013-11-21
上传用户:吾学吾舞
资源简介:本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并 给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,最后对一些有关的问题进行了讨论。
上传时间: 2014-01-10
上传用户:asddsd