虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > 学术论文 > 基于FPGA的LDPC码的实现.rar

基于FPGA的LDPC码的实现.rar

  • 资源大小:2467 K
  • 上传时间: 2013-05-23
  • 上传用户:phoennnix
  • 资源积分:2 下载积分
  • 标      签: FPGA LDPC

资 源 简 介

低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码,其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低,没有错误平层,码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前,LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域,因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上,首先研究了LDPC码的随机构造方法,并给出了有效的PEG算法实现方法,重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较,讨论了一种适合硬件实现的译码算法-TDMP算法,并对易于硬件实现的TDMP算法进行了性能仿真,仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096,2048)非规则LDPC码译码器,内部用了4个单校验码译码器并行译1帧数据,3帧同时译码,作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。

相 关 资 源