用 V e r i l o g 实现AES,加密解密
资源简介:Verilog实现AES加密算法 密码模块作为安全保密系统的重要组成部分,其核心任务就是加密数据。分组密码算法AES以其高效率、低开销、实现简单等特点目前被广泛应用于密码模块的研制中。密码模块一般被设计成外接在主机串口或并口的一个硬件设备或是一块插卡,...
上传时间: 2016-04-05
上传用户:miaochun888
资源简介:AES的Verilog实现,用于加密的算法硬件实现!
上传时间: 2016-04-05
上传用户:亚亚娟娟123
资源简介:verilog实现的AES-128加解密程序,FPGA验证通过
上传时间: 2022-06-26
上传用户:zhaiyawei
资源简介:用 V e r i l o g 实现AES,加密解密
上传时间: 2015-11-17
上传用户:lca1aa
资源简介:用Verilog实现的以太网接口!!!!!!!!!!!!!!!!!!
上传时间: 2013-07-13
上传用户:LSPSL
资源简介:verilog实现一个AGC模块,信号输入位宽16位,通过统计64个输入完成其功率的统计,然后根据功率大小对信号进行缩放。
上传时间: 2013-06-09
上传用户:sc965382896
资源简介:使用Verilog实现基于FPGA的SDRAM控制器
上传时间: 2013-08-08
上传用户:litianchu
资源简介:用verilog实现的串口收发数据程序,已经调试通过
上传时间: 2013-08-21
上传用户:lixinxiang
资源简介:Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
上传时间: 2013-08-28
上传用户:asdfasdfd
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
资源简介:用Verilog实现8255芯片功能
上传时间: 2013-10-31
上传用户:sunjet
资源简介:verilog实现ALU的源代码,并提供了一个详细的测试平台!
上传时间: 2015-03-23
上传用户:aysyzxzm
资源简介:MD5算法的verilog实现,同时包含有testbench。
上传时间: 2014-01-09
上传用户:1159797854
资源简介:verilog 实现的jtag ip模块 包括了测试程序
上传时间: 2014-12-08
上传用户:叶山豪
资源简介:用verilog实现滤波器的功能,通过软件综合仿真,在利用FPGA实现
上传时间: 2013-12-14
上传用户:lanhuaying
资源简介:计算器芯片的verilog实现代码! 时序仿真成功
上传时间: 2015-05-10
上传用户:三人用菜
资源简介:用verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功
上传时间: 2015-05-13
上传用户:ruan2570406
资源简介:Arbiter.v verilog实现 三路请求,使用循环策略的仲裁器 含有看门狗电路
上传时间: 2013-12-10
上传用户:qlpqlq
资源简介:verilog 实现 优化的16位比较器 可以输出大于,小于,等于。模块化设计,可扩展为32位
上传时间: 2015-05-16
上传用户:dongbaobao
资源简介:FIR滤波器的verilog实现,实现6级流水线的程序设计。
上传时间: 2015-06-02
上传用户:sjyy1001
资源简介:此代码是用Verilog实现的以太网接口,在此基础上做修改,可以作为一般的以太网接口程序开发.
上传时间: 2014-01-20
上传用户:zhichenglu
资源简介:用verilog实现单片机计数器 用verilog实现单片机计数器
上传时间: 2013-12-21
上传用户:h886166
资源简介:一个用vc编写的aes算法实现,含有128,192,256三种钥匙长度的
上传时间: 2014-10-25
上传用户:xz85592677
资源简介:一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
上传时间: 2014-12-21
上传用户:yimoney
资源简介:verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动
上传时间: 2015-08-13
上传用户:王楚楚
资源简介:verilog实现,UDP描述带有异步复位的正边沿触发D触发器,test测试通过
上传时间: 2013-12-27
上传用户:yulg
资源简介:verilog实现,串转并通过fifo再并转串,可以满足输入速率自由输出的一半时,输出仍可持续发送
上传时间: 2015-08-13
上传用户:妄想演绎师
资源简介:I2C总线verilog实现源码,可以完整实现I2C bus的基本功能
上传时间: 2015-08-13
上传用户:anng
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2015-08-20
上传用户:songrui
资源简介:verilog实现锁存器,共有四个文件,包含测试文件
上传时间: 2013-12-25
上传用户:wpwpwlxwlx