显示ARP缓存信息.A R P高效运行的关键是由于每个主机上都有一个A R P高速缓存。这个高速缓存存放了最 近I n t e r n e t地址到硬件地址之间的映射记录。高速缓存中每一项的生存时间一般为2 0分钟，起 始时间从被创建时开始算起。
上传时间： 2013-12-27
上传用户：siguazgb
模拟内存高速缓存技术C源码，主要是FIFO形式。
上传时间： 2013-11-25
上传用户：
VeryCMS 是一套基于php+mysql 数据库平台架构的网站信息门户。该系统延续了PHPWind 一贯的优势：安全、稳定和高负载性。采用html 静态页面和高速缓存技术，充分挖掘PHPWind 系列产品的资源优势，实现智能化管理。
标签： VeryCMS PHPWind mysql html
上传时间： 2015-09-24
上传用户：ztj182002
VeryCMS 是一套基于php+mysql 数据库平台架构的网站信息门户。该系统延续了PHPWind 一贯的优势：安全、稳定和高负载性。采用html 静态页面和高速缓存技术，充分挖掘PHPWind 系列产品的资源优势，实现智能化管理。
标签： VeryCMS PHPWind mysql html
上传时间： 2014-01-02
上传用户：czl10052678
Sun的高速缓存CachedRowSet方案资料档
标签： CachedRowSet Sun 高速缓存 方案
上传时间： 2014-01-25
上传用户：qb1993225
一个在was上从“对象高速缓存实例”中读取数据的程序。
上传时间： 2013-12-21
上传用户：PresidentHuang
本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3高速缓存模块、eMMC阵列存储模块和与上位机通信的干兆网模块。在系统逻辑设计中重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。最后，依据设计方案，搭建了硬件测试平台。使用ChipScope，IBERT等对各个模块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和DDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统升级容易等特点，满足设计要求。本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域的应用奠定了基础。关键词：eMMC阵列，eMMC5.0，数据存储器，HS400
上传时间： 2022-06-19
上传用户：
使用Java语言有非常多的好处，如安全的对象引用、语言级支持多线程和跨平台等特性。但是嵌入式系统中Java语言的应用却很少见，这是由于Java如下两方面的不足： (1)Java虚拟机实现需要大量的硬件资源；(2)Java语言的运行时间不可预测。 为此，本论文将实现一个能够应用在低端FPGA器件的实时Java虚拟机。论文的主要创新点如下： 1．使用基于堆栈的RISC模型处理器实现CISC模型的JVM； 2．处理器微指令无任何相关性； 3．所设计的JVM能使Java程序拥有足够的底层访问能力。 论文的主要内容和工作如下： 1．制定基于堆栈的RISC结构处理器各级结构。 2．设计简洁高效的处理器微指令，并且微指令能够满足字节码的需要。 3．制定Java字节码到处理器代码的转换关系和快速转换结构。 4．设计中使用高速缓存，提高运行速度。 5．优化堆栈的硬件结构，使得出栈入栈操作更加简洁快速。 6．设计一系列的本地方法，使得Java程序能够直接访问底层资源。 7．将Java类库使用本地方法实现。 8．自定义程序在内存中的结构，并使用装载工具实现。 9．制定处理外围数据处理机制，如IO和内存接口10．制定中断处理方式，并且实现软中断的机制。
上传时间： 2013-06-11
上传用户：417313137
高性能CPU-CIP51 ♦ 高速流水线结构 CPU (25−100 MIPS)♦ 完全兼容 8051 源码和机器码级♦ 大多数指令执行时间为 1−2 时钟周期 (标准8051为12−24)♦ 可在系统编程FLASH (2 KB — 128 KB)♦ 指令高速缓存 (对于50−100 MIPS 产品)♦ 大容量内部SRAM 256B — 8KB+256B♦ 扩展中断系统(最多可达22个中断源, 可软件模拟中断)♦ 多复位源 双向复位♦ 多时钟 内部时钟频率可编程 多种外部时钟方式♦ JTAG接口 在系统仿真 边界扫描 在系统编程
上传时间： 2013-12-23
上传用户：chongchongsunnan
高性能 CPU ——CIP51♦ 高速流水线结构 CPU (25−100 MIPS)♦ 完全兼容 8051 源码和机器码级♦ 大多数指令执行时间为 1−2 时钟周期 (标准8051为12−24)♦ 可在系统编程FLASH (2 KB —128 KB)♦ 指令高速缓存 (对于50−100 MIPS 产品)♦ 大容量内部SRAM 256B —8KB+256B♦ 扩展中断系统(最多可达22个中断源, 可软件模拟中断)♦ 多复位源 双向复位♦ 多时钟 内部时钟频率可编程 多种外部时钟方式♦ JTAG接口 在系统仿真 边界扫描 在系统编程
上传时间： 2013-11-14
上传用户：langliuer
