错误检测与纠正电路的设计与实现用VHDL语言在CPLD上实现串行通信.doc
上传时间： 2015-11-06
上传用户：hwl453472107
1.(3-38)本实验练习的目标是实现一种错误检测机制，它使用了本章中介绍的标准CRC算法。请编写两个程序：生成器generator和验证器verifier，生成器程序从标准输入读入一个n位的报文，该报文是由0和1组成的ASCII文本字符串，它是第一行，第二行是k位的多项式，也是ASCII文本。该程序输出一行ASCII文本(到标准输出)，其中包含n十k个0和1，代表了要被传输的报文。然后．它也输出多项式，就好像它读入进来时一样。验证器程序将生成器程序的输出读入进来，并输出一条报文，说明它是正确的还是错误的。最后，再编写一个程序alter，根据它的参数(位的顺序号．计算的时候从左向右进行，并且从1开始计数)变反第一行中出参数指定的位．两行字符串中其他的内容完全一致地复制过来。通过输入： generator < file | verifier 你应该看到该报文是正确的，但是，当你输入： generator < file | alter arg | verifier 你应该得到错误的提示信息。
上传时间： 2013-12-19
上传用户：zhangjinzj
做的一个CRC错误检测的小程序，仅供参考！
上传时间： 2016-05-04
上传用户：源弋弋
本程序实现功能错误检测与纠错，用VHDL实现
上传时间： 2014-01-27
上传用户：duoshen1989
针对目标和背景具有空间连续性的特点，提出一种基于核密度估计和马尔科夫随机场的运动目标检测方法。首先利用核密度估计计算像素点属于背景的概率密度，在特征向量中加入颜色空间运动矢量分量来提高对背景扰动和光照变化的鲁棒性；然后构造马尔科夫随机场，提出一种马尔科夫随机场能量函数代价项的构造方法，通过最小化其能量函数得到目标分割结果。实验结果证明，该运动目标检测算法对背景扰动和光照变化具有更好的鲁棒性，错误检测率更低。
上传时间： 2014-01-20
上传用户：solmonfu
本课题是在课题组已实现的高速串行通信平台的基础上，进一步引伸，设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核，力求在从模式下，做到占用资源更少，传输速度更快，也为以后实现更完整的功能提供平台。 本文以此为背景，基于FPGA平台，搭建以开源的PCI软核为核心的串行通信接口平台，使其成为PCI总线与用户逻辑之间的桥梁，使用户逻辑避开与复杂的PCI总线协议。本课题采用Spartan-II FPGA芯片XC2S200-6FG456C系统开发板作为串行通信接口的硬件实验平台，实现了支持配置读/写交易、单数据段读/写、突发模式读/写、命令/地址译码功能和数据传送错误检测与处理功能的PCI软核。 本文主要阐述了以PCI软核为核心的串行通信平台的实现，首先介绍了PCI软核的编程语言、软件工具和硬件实验平台Spartan-II FPGA芯片XC2S200-6FG456C系统开发板。然后，介绍了PCI总线命令、PCI软核所支持的功能、PCI软核两侧信号的定义、PCI软核配置模块以及探讨了PCI软核的状态机接收、发送数据等过程，分析了PCI软核的数据收发功能仿真，主要包括配置读/写交易、单数据段模式读/写和突发模式读/写的仿真图形，并阐述了管脚约束的操作流程。最后介绍PCI软核模块的WDM驱动，内容包括驱动程序简介、驱动程序的开发、中断处理、驱动程序与应用程序之间的通信以及应用程序操作。最后，对PCI软核的各种性能进行了比较分析。整个模块设计紧凑，完成在实验平台上的数据发送。 设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。之后，将FPGA设计下载到Spanan-II FPGA芯片XC2S200-6FG456C系统开发板中运行。 文章最后指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：sc965382896
本文对TCN中的MVB技术进行了研究，并在深入了解MVB的通信机制的基础上，提出了采用FPGA替代MVB控制器专用芯片的解决方法。根据TCN协议，连接在MVB上的设备可以分为5类，其中1类设备可以在不需要CPU的基础上实现自动通信，最为常用。本设计的目的就是采用FPGA替代MVB1类设备控制器。 文章采用自顶向下的模块化设计方法，根据MVB1类设备控制器要实现的功能，将设计划分为3个模块：发送模块、接收模块和MVB1类模式控制模块。其中发送模块又划分为位控制单元、CRC生成单元、FIFO单元和曼彻斯特编码单元等。接收模块又划分为帧起始检测单元、时钟恢复单元、帧分界符检测单元、数据译码单元、CRC校验单元、译码控制单元和长度错误检测单元等。MVB1类模式控制模块又划分为报文错误处理单元、主帧寄存器单元、TM控制单元和主控单元等。上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
上传时间： 2013-07-21
上传用户：dengzb84
随着集成电路频率的提高和多核时代的到来，传统的高速电互连技术面临着越来越严重的瓶颈问题，而高速下的光互连具有电互连无法比拟的优势，成为未来电互连的理想替代者，也成为科学研究的热点问题。目前，由OIF(Optical Intemetworking Forum，光网络论坛)论坛提出的甚短距离光互连协议，主要面向主干网，其延迟、功耗、兼容性等都不能满足板间、芯片间光互连的需要，因此，研究定制一种适用于板级、芯片级的光互连协议具有非常重要的研究意义。 本论文将协议功能分为数据链路层和物理层来设计，链路层功能包括了协议原语设计，数据帧格式和数据传输流程设计，流量控制机制设计，协议通道初始化设计，错误检测机制设计和空闲字符产生、时钟补偿方式设计；物理层功能包含了数据的串化和解串功能，多通道情况下的绑定功能，数据编解码功能等。 然后，文章采用FPGA(Field Programmable Gate Array,现场可编程门阵列)技术实现了定制协议的单通道模式。重点是数据链路层的实现，物理层采用定制具备其功能的IP(Intellectual Property,知识产权)——RocketIO来实现。实现的过程中，采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程，使用的设计工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文对实现的协议进行了软件仿真和上扳测试，访真和测试结果表明，实现的单通道模式，支持的最高串行频率达到3.5GHz，完全满足了光互连验证系统初期的要求，同时由RocketIO的高速串行差分口得到的眼图质量良好，表明对物理层IP的定制是成功的。
上传时间： 2013-06-28
上传用户：guh000
·【内容简介】 PCI(周边器件互连)是当今个人计算机的主流总线结构,用于周边设备与计算机中央处理器之间的快速通信.本书是对PCI总线规范的全面详细的指南,在美国已连续修订4版,印刷十余次. 本书详细解释了PCI的原理与操作,包括命令,读写传送,存储器与I/O寻址,错误检测与处理,中断,配置交易与寄存器等.
标签： PCI
上传时间： 2013-07-20
上传用户：uuuuuuu
1.UART增加2个新的特性，即帧错误检测和多机通信中的从机地址自动识别。(1)帧错误检测可用于UART检查工作方式1、2和3时的停止位。例如，由于UART通信线路上的噪声或者2个MCU同时发送可能引起停止位的丢失。(2)多机通信中的从机地址自动识别功能即是说只允许该地址从机被硬件中断，而不是由软件进行地址比较的，那么自动地址识别可以减少为UART服务所需要的MCU时间。与此同时使用广播地址可以一次寻址所有的从处理器。2.4个中断优先级：IPH和IP结合使用决定了每个中断的优先级，00、01、10、11的排列依次由低到高组成4级中断优先权。3.双DPTR指针：可用于寻址外部数据存储器。通过对AUCR1的DPS位编程，以实现对2个16位DPTR寄存器的切换。4.将AUXR.0置位，禁止ALE的信号输出，从而达到降低单片机本身的EMI电磁干扰。
上传时间： 2013-10-23
上传用户：hj_18
