非常 好用的模拟选通开关，控制方便，编程简单
上传时间： 2016-03-19
上传用户：520
QingDa光电5.6吋彩色液晶屏的C51控制程序。 硬件采用的是寄存器选通的间接控制方式！
上传时间： 2014-01-06
上传用户：hebmuljb
A/D采样控制模块设计 A/D采样控制模块负责控制外部ADC0809芯片多路模拟输入量的选通以及实现对A/D采样过程的合理控制。此部分的设计根据《EDA技术与VHDL》P211——P212的例8-2编写，所不同的是这里将书中“ADDA<=1”的赋值语句改为“ADDA <=EN”，EN是所设置的输入按键用来控制INO与IN1间的通道选择。
上传时间： 2013-12-21
上传用户：fxf126@126.com
8051用8255扩展I/O口接八位数码管(PA口输出控制字,PB口位选通,数码管采用的是共阴极的).此程序可以实现动态显示,并且可以人机交互,当要修改某一位时,此位会闪烁,就像电脑中的光标一样一闪一闪的.当输入确定后可自动转入下一位,可用来选择不同的程序来远行(看自己怎么来了)
上传时间： 2014-01-10
上传用户：gououo
主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率
上传时间： 2016-11-28
上传用户：lizhen9880
程序设计为测试P0口选通，非常简单实用的
上传时间： 2013-12-24
上传用户：黄华强
八选一模拟开关CD4051参考电路：以TI公司的模拟开关IC芯片CD4051为核心元件的八选一模拟开关电路设计。该设计使用了SMA接口用于选通模拟信号，板子的数字地与模拟地用0欧磁珠隔离，关键信号使用弧形走线，以保证信号质量。为了便于单片机易于驱动CD4051的三个数选端A0, A1, A2和一个禁止端INH，板子用LM324与三极管组成串联稳压功率放大电路，以解决CD4051在供电正电压大于5V时，数字信号输入3.3V无法被识别为高电平的问题。同时本设计还利用平拨开关实现单片机控制和人工控制的切换，在人工模式下可以通过改变跳帽位置实现八选一中任意一路选通。在单片机控制模式下跳帽作用失效，由三个数选端控制选通信道。注意事项：附件资源包括Kicad工程文件，Gerber文件和BOM。电路双电源供电，供电电压受CD4051限制，可参考其数据手册。推荐-5V,0,+12V供电以发挥板上功率放大和CD4051的最大用途。
上传时间： 2021-10-19
上传用户：bluedrops
本文着重研究用现场可编程门阵列(FPGA)来开发设计精插补芯片。选用Altera公司的Cyclone系列的EP1C3T144C8芯片设计了逐点比较法，数字积分法和比较积分法三种经典插补算法，并对各种算法模块进行了仿真验证。又设计了三个算法选通信号，将三种算法模块综合成了一个整电路。 在完成了FPGA内部三种算法的实现后，设计以一个STC单片机为粗插补处理器的FPGA实验开发系统，并制作了PCB板。实验开发系统板中设计了单片机程序下载和的FPGA下载配置电路，并且配有FPGA专用配置芯片，能实现FPGA上电自动配置。可用该实验系统板进行精插补芯片的设计与开发，以及对所完成设计的功能进行验证。 为验证所设计芯片的插补功能，编写了单片机粗插补程序，将产生的粗插补坐标增量发给FPGA进行插补实验，得到了理想的插补输出脉冲。又编写了单片机脉冲处理程序，读回了FPGA的输出脉冲，并由串口发送给PC机。最后通过编写PC机的串口通信程序以及根据插补脉冲绘图的程序，把FPGA的输出脉冲绘制成了插补轨迹图形。 最终绘图结果显示，在20M输入时钟频率下，由插补脉冲生成的插补轨迹图形正确，验证了本文设计的三种插补算法功能的正确性。本设计插补芯片达到了高速插补功能要求。
上传时间： 2013-04-24
上传用户：zgu489
1. 数码管显示原理 数码的显示方式一般有三种： 第一种是字型重叠式； 第二种是分段式； 第三种是点阵式。 目前以分段式应用最为普遍，主要器件是七段发光二极管（LED）显示器。它可分为两种， 一是共阳极显示器（发光二极管的阳极都接在一个公共点上） ，另一是共阴极显示器（发光 二极管的阳极都接在一个公共点上，使用时公共点接地） 。 EXCD-1 开发板使用的数码管为四位共阴极数码管， 每一位的共阴极 7 段数码管由 7个 发光 LED 组成，呈“ ”字状，7 个发光 LED 的阴极连接在一起，阳极分别连接至 FPGA 相应引脚。SEG_SEL1、SEG_SEL2、SEG_SEL3 和 SEG_SEL4 为四位 7 段数码管的位选择 端。当其值为“1”时，相应的 7 段数码管被选通。当输入到 7 段数码管 SEG_A~ SEG_G和 EG_DP 管脚的数据为高电平时，该管脚对应的段变亮，当输入到 7 段数码管 SEG_A~ EG_G和 SEG_DP 管脚的数据为低电平时，该管脚对应的段变灭。
上传时间： 2013-05-23
上传用户：66666
随着空间科学任务的增加,需要处理的空间科学数据量激增,要求建立一个高速的空间数据连接网络.高速复接器作为空间飞行器星上网络的关键设备,其性能对整个空间数据网络的性能起着重要影响.该文阐述了利用先入先出存储器FIFO进行异步速率调整,应用VHDL语言和可编程门阵列FPGA技术,对多个信号源数据进行数据打包、信道选通调度和多路复接的方法.设计中,用VHDL语言对高速复接器进行行为级建模,为了验证这个模型,首先使用软件进行仿真,通过编写testbench程序模拟FIFO的动作特点,对程序输入信号进行仿真,在软件逻辑仿真取得预期结果后,继续设计硬件电路,设计出的实际电路实现了将来自两个不同速率的信源数据(1394总线数据和1553B总线数据)复接成一路符合CCSDS协议的位流业务数据.在实验调试中对FPGA的输出数据进行检验,同时对设计方法进行验证.验证结果完全符合设计目标.应用硬件可编程逻辑芯片FPGA设计高速复接器,大幅度提高了数据的复接速率,可应用于未来的星载高速数据系统中,能够完成在轨系统的数据复接任务.
上传时间： 2013-07-17
上传用户：wfl_yy
