该文档为解读x86、ARM和MIPS三种主流芯片架构精讲文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
上传时间： 2022-07-28
上传用户：20125101110
赛灵思FPGA芯片论文，值得一看。
上传时间： 2014-12-28
上传用户：1583264429
赛灵思FPGA芯片论文，值得一看。
上传时间： 2015-01-02
上传用户：ljt101007
介绍arm11架构，s3c6410芯片架构，系统功能与应用
上传时间： 2014-01-20
上传用户：helmos
赛灵思推出的三款全新产品系列不仅发挥了台积电28nm 高介电层金属闸 (HKMG) 高性能低功耗 (HPL) 工艺技术前所未有的功耗、性能和容量优势，而且还充分利用 FPGA 业界首款统一芯片架构无与伦比的可扩展性，为新一代系统提供了综合而全面的平台基础。目前，随着赛灵思 7 系列 (Virtex®-7、Kintex™-7 和Artix™-7 系列) 的推出，赛灵思将系统功耗、性价比和容量推到了全新的水平，这在很大程度上要归功于台积电 28nm HKMG 工艺出色的性价比优势以及芯片和软件层面上的设计创新。结合业经验证的 EasyPath™成本降低技术，上述新系列产品将为新一代系统设计人员带来无与伦比的价值
上传时间： 2013-11-15
上传用户：chenhr
赛灵思推出的三款全新产品系列不仅发挥了台积电28nm 高介电层金属闸 (HKMG) 高性能低功耗 (HPL) 工艺技术前所未有的功耗、性能和容量优势，而且还充分利用 FPGA 业界首款统一芯片架构无与伦比的可扩展性，为新一代系统提供了综合而全面的平台基础。目前，随着赛灵思 7 系列 (Virtex®-7、Kintex™-7 和Artix™-7 系列) 的推出，赛灵思将系统功耗、性价比和容量推到了全新的水平，这在很大程度上要归功于台积电 28nm HKMG 工艺出色的性价比优势以及芯片和软件层面上的设计创新。结合业经验证的 EasyPath™成本降低技术，上述新系列产品将为新一代系统设计人员带来无与伦比的价值
上传时间： 2015-01-02
上传用户：shuizhibai
能够支持运动目标检测和跟踪的图像处理系统目前非常少见。这种系统一方面需要能够灵活转动的摄像器件，另一方面需要高速度的图像实时处理。此外，运动目标检测和跟踪算法一般都非常复杂，需要连续几帧甚至十几帧的图像，而且多为彩色的高分辩率图像。这就更需要图像处理系统功能强大，具有实时采集与处理能力。本文采用CCD摄像头采集图像数据，利用ADV7181B对图像数据解码处理，FPGA对采集来的数据信息进行预处理，储存和传输数据时采用双RAM的乒乓机构，实现数据的实时高速传输，在DSP中对数据进行最终处理，处理的结果上传到ARM中，ARM把运动规划等程序下载到第二块FPGA中来实现电机的精确控制。系统中着重介绍了图像处理要用到的各个功能模块和各模块间的连接接口，由于嵌入式系统必然涉及到高速电路板的设计，加之图像采集过程对信号的高要求，所以采用Cadence这款在高速电路板设计仿真中的独特优势的设计软件，来完成PCB板的设计，搭建好硬件平台，为以后的运动图像分析算法验证，芯片架构设计打好基础。在设计高速电路板的过程中涉及到了很多信号完整性和电源完整性的问题。最终积累了一定的嵌入式系统硬件设计的经验。
上传时间： 2022-06-22
上传用户：bluedrops
Sharp芯片的SMA架构的中间层源代码,结构非常清晰易懂,是编写驱动系统软件入门很好的参考资料.
上传时间： 2014-02-10
上传用户：王小奇
半导体人工智能芯片-新架构改变世界
上传时间： 2021-10-20
上传用户：XuVshu
信息安全在当今的社会生产生活中已经被广为关注，对敏感信息进行加密是提高信息安全性的一种常见的和有效的手段。 常见的加密方法有软件加密和硬件加密。软件加密的方法因为加密速度低、安全性差以及安装不便，在一些高端或主流的加密处理中都采用硬件加密手段对数据进行处理。硬件加密设备如加密狗和加密卡已经广泛地应用于信息加密领域当中。 但是加密卡和加密狗因为采用的是多芯片结构，即采用独立的USB通信芯片和独立的加密芯片来分别实现数据的USB传输和加密功能，如果在USB芯片和加密芯片之间进行数据窃听的话，很轻易地就可以获得未加密的明文数据。作者提出了一种新的基于单芯片实现的USB加密接口芯片的构想，采用一块芯片实现数据的USB2.0通信和AES加密功能，命名为USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口标准和AES加密算法。该加密芯片可以实现与主机的快速通信，具有快速的密码处理能力，对外提供USB接口，支持基于USB密码载体的自身安全初始化方式。 根据设计思想，课题研究并设计了USB2.0加密接口芯片的总体硬件架构，设计了USB模块和AES加密模块。为了解决USB通信模块与AES加密模块之间存在的数据处理单元匹配以及速度匹配问题，本文设计了AESUSB缓冲器，优化了AES有限域加密算法。最后，利用VerilogHDL语言在FPGA芯片上实现了USB2.0加密接口芯片的功能，并在此基础之上对加密芯片的通信和加密性能进行了测试和验证。
上传时间： 2013-05-24
上传用户：黄华强
