Allegro 里面如何在端接匹配的情况下调等长线
上传时间： 2013-09-06
上传用户：gdgzhym
主要是客户端,服务器端只是为了测试客户端,服务器读一个文件发送给客户端,客户端接收到后,存为一个新的文件.配置信息存在config.txt里.
上传时间： 2015-10-22
上传用户：zm7516678
高速数字电路板设计 内容包括：电源网络的布线；信号线的阻抗计算；信号的反射、端接；交调和滤波等。此文对电路板（特别是高速电路板）的设计具有非常实用的理论指导作用。经本人推荐后已成为同事人手一册的“红宝书”。
上传时间： 2013-12-13
上传用户：wanqunsheng
服务端(发送方)和客户端(接收方)定好数据库结构及内容格式后，由服务端将数据库生成指定XML格式文件后， 通过Socket发给客户端。客户端接收成功后，用收到的XML库格式文件，生成数据库。
上传时间： 2013-12-16
上传用户：haoxiyizhong
Allegro 里面如何在端接匹配的情况下调等长线
上传时间： 2014-01-12
上传用户：rocketrevenge
本文主要围绕车用CAN总线抗电磁干扰能力进行了研究。 首先，在在参考国内外相关研究资料的基础上，依据FORD公司的ES-XW7T-1A278-AC电磁兼容标准、IS07637-3对非电源线的瞬态传导抗干扰测试标准和IS011452-4大电流注入(BCI)电磁兼容性标准，利用瑞士EMTEST公司的UCS-200M、CSW500D等设备，搭建了3个用于测试CAN总线抗干扰能力的实验平台。 在所搭建的测试平台上，着重从CAN总线通讯介质选择和CAN节点抗干扰设计两个方面进行了理论分析和对比实验研究，得出了当采用屏蔽双绞线和非屏蔽双绞线作为总线通讯介质时，影响其抗干扰能力的因素；当CAN总线节点采用的不同的物理层参数时，如光耦、共模线圈、磁珠、滤波电容、分裂端接电阻、不同的总线发送电平、不同的CAN收发器等，对CAN总线抗干扰能力的影响，给出了一些增强CAN节点电路抗干扰能力的建议及一种推荐电路。 最后提出了一种新的提高CAN总线抗干扰能力的方法，即通过把CAN总线的CANH和CANL数据线分别通过一个电阻连接到总线收发器的地和电源端，使总线的差分电平整体下拉，从而降低总线收发器对某些干扰引起的电平波动所产生的误判断以达到增强抗电磁干扰的目的。并在基于FORD公司的ES-XW7T-1A278-AC电磁兼容标准所搭建的CAN总线测试平台上进行实验，验证了其有效性。
上传时间： 2013-06-19
上传用户：zhang469965156
EP51 编程器使用说明 1、支持的芯片型号 支持目前最为经典和市场占有量最大的ATMEL 公司生产的AT89C51、C52、C55 和最新的 AT89S51、S52；AT89C1051、AT89C2051、AT89C4051 芯片，它们的烧写软件为Easy 51Pro V2.0。 是目前最为经济，美观和方便实用的小型51单片机编程器。通过跳针帽设置，还可以烧写DIP 封装的STC89C51、STC89C52 或者和这两种封装一样的STC 系列单片机，STC 单片机也是插 在DIP40 活动IC 座上，通过串口线或者USB 转串口线给它们烧写程序，烧写软件为STC-ISP。 买家可以通过转换座（PLCC 转DIP，买家另行配置）可以烧写PLCC 等封装的单片机。 出厂设置为AT89C/S 短接处7 个跳针帽端接，STC 短接处4 个悬空，用来烧写ATMEL 公司的 芯片。当烧写STC 单片机时把AT89C/S 短接处7 个跳针帽拔掉，STC 短接处4 个插上。
上传时间： 2013-05-30
上传用户：euroford
目 录 第一章 概述 3 第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节 硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化管理 5 第一节 硬件开发流程 5 §3.1.1 硬件开发流程文件介绍 5 §3.2.2 硬件开发流程详解 6 第二节 硬件开发文档规范 9 §2.2.1 硬件开发文档规范文件介绍 9 §2.2.2 硬件开发文档编制规范详解 10 第三节 与硬件开发相关的流程文件介绍 11 §3.3.1 项目立项流程： 11 §3.3.2 项目实施管理流程： 12 §3.3.3 软件开发流程： 12 §3.3.4 系统测试工作流程： 12 §3.3.5 中试接口流程 12 §3.3.6 内部验收流程 13 第三章 硬件EMC设计规范 13 第一节 CAD辅助设计 14 第二节 可编程器件的使用 19 §3.2.1 FPGA产品性能和技术参数 19 §3.2.2 FPGA的开发工具的使用： 22 §3.2.3 EPLD产品性能和技术参数 23 §3.2.4 MAX + PLUS II开发工具 26 §3.2.5 VHDL语音 33 第三节 常用的接口及总线设计 42 §3.3.1 接口标准： 42 §3.3.2 串口设计： 43 §3.3.3 并口设计及总线设计： 44 §3.3.4 RS－232接口总线 44 §3.3.5 RS－422和RS－423标准接口联接方法 45 §3.3.6 RS－485标准接口与联接方法 45 §3.3.7 20mA电流环路串行接口与联接方法 47 第四节 单板硬件设计指南 48 §3.4.1 电源滤波： 48 §3.4.2 带电插拔座： 48 §3.4.3 上下拉电阻： 49 §3.4.4 ID的标准电路 49 §3.4.5 高速时钟线设计 50 §3.4.6 接口驱动及支持芯片 51 §3.4.7 复位电路 51 §3.4.8 Watchdog电路 52 §3.4.9 单板调试端口设计及常用仪器 53 第五节 逻辑电平设计与转换 54 §3.5.1 TTL、ECL、PECL、CMOS标准 54 §3.5.2 TTL、ECL、MOS互连与电平转换 66 第六节 母板设计指南 67 §3.6.1 公司常用母板简介 67 §3.6.2 高速传线理论与设计 70 §3.6.3 总线阻抗匹配、总线驱动与端接 76 §3.6.4 布线策略与电磁干扰 79 第七节 单板软件开发 81 §3.7.1 常用CPU介绍 81 §3.7.2 开发环境 82 §3.7.3 单板软件调试 82 §3.7.4 编程规范 82 第八节 硬件整体设计 88 §3.8.1 接地设计 88 §3.8.2 电源设计 91 第九节 时钟、同步与时钟分配 95 §3.9.1 时钟信号的作用 95 §3.9.2 时钟原理、性能指标、测试 102 第十节 DSP技术 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特点与应用 109 §3.10.3 TMS320 C54X DSP硬件结构 110 §3.10.4 TMS320C54X的软件编程 114 第四章 常用通信协议及标准 120 第一节 国际标准化组织 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二节 硬件开发常用通信标准 122 §4.2.1 ISO开放系统互联模型 122 §4.2.2 CCITT G系列建议 123 §4.2.3 I系列标准 125 §4.2.4 V系列标准 125 §4.2.5 TIA/EIA 系列接口标准 128 §4.2.5 CCITT X系列建议 130 参考文献 132 第五章 物料选型与申购 132 第一节 物料选型的基本原则 132 第二节 IC的选型 134 第三节 阻容器件的选型 137 第四节 光器件的选用 141 第五节 物料申购流程 144 第六节 接触供应商须知 145 第七节 MRPII及BOM基础和使用 146
标签： 硬件工程师
上传时间： 2013-05-28
上传用户：pscsmon
要使EMI滤波器对EMI信号有最佳的衰减特性，设计与开关电源共模、差模噪声等效电路端接的EMI滤波器时，就要分别设计抗共模干扰滤波器和抗差模干扰滤波器才能收到满意的效果。
标签： 共模电感
上传时间： 2013-06-25
上传用户：linlin
个人整理的Protel高频布线技巧，涉及高频自动布线和端接介绍
上传时间： 2013-09-18
上传用户：qitiand
