虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

硬件加速

硬件加速是指在计算机中通过把计算量非常大的工作分配给专门的硬件来处理以减轻中央处理器的工作量之技术。尤其是在图像处理中这个技术经常被使用。
  • DXVA 规范 DXVA 是微软为DVD/Video硬件加速而提供的API, 用于显卡的驱动设计

    DXVA 规范 DXVA 是微软为DVD/Video硬件加速而提供的API, 用于显卡的驱动设计,此规范详细,对于显卡驱动设计人员以及DVD播放器应用程序设计人员有很大帮助

    标签: DXVA Video DVD API

    上传时间: 2014-01-13

    上传用户:chenjjer

  • 在cycloneII里实现对FFT的硬件加速

    在cycloneII里实现对FFT的硬件加速,包括所有的说明和源码

    标签: cycloneII FFT 硬件加速

    上传时间: 2015-12-30

    上传用户:qq21508895

  • 密码算法AES,DES,IDEA,MD5等的基本理论和硬件加速方案

    密码算法AES,DES,IDEA,MD5等的基本理论和硬件加速方案,对算法进行fpga硬件加速的优点等

    标签: IDEA AES DES MD

    上传时间: 2013-12-12

    上传用户:xaijhqx

  • Linux操作系统的著名硬件加速绘图API软件。可以利用网卡提供的硬件加速功能完成绘图

    Linux操作系统的著名硬件加速绘图API软件。可以利用网卡提供的硬件加速功能完成绘图,速度比传统的framebuffer要快。

    标签: Linux API 硬件加速 绘图

    上传时间: 2016-09-01

    上传用户:努力努力再努力

  • 初中计算机优秀论文-嵌入式MP3解码器中Huffman算法的硬件加速

    初中计算机优秀论文-嵌入式MP3解码器中Huffman算法的硬件加速

    标签: Huffman MP3 计算机 嵌入式

    上传时间: 2014-01-01

    上传用户:ztj182002

  • HEG是一个易用的强大的硬件加速2D游戏引擎 他完全具备了具有开发商业质量的2D游戏的中层引擎

    HEG是一个易用的强大的硬件加速2D游戏引擎 他完全具备了具有开发商业质量的2D游戏的中层引擎,使开发变得简单,快速!

    标签: HEG 引擎 硬件加速

    上传时间: 2017-08-31

    上传用户:shinesyh

  • 利用PNP加速电容放电

    硬件加速电路应用,有效节省单机片成本,高效可靠

    标签: pnp 电容放电

    上传时间: 2021-10-28

    上传用户:

  • 智能人脸识别算法及其FPGA的实现.rar

    人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切,而人脸识别技术作为各种生物识别技术中最重要的方法之一,已经越来越多的受到重视。对于具有实时,快捷,低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智能人脸识别算法原理,发展概况和前景,包括人脸检测算法,人眼定位算法,预处理算法,PCA和ICA 算法,详细分析了项目情况,系统划分,软硬件平台的资源和使用。并在ISE软件平台上,用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模,并对C++算法进行了优化处理,通过仿真与软件算法结果进行比对,评估误差,最后在VirtexII Pro FPGA 上进行了综合实现。 主要研究内容如下: 首先,对硬件平台xilinx的VirtexII Pro FPGA 上的系统资源进行了描述和研究,对存储器sdram,RS-232 串口,JTAG 进行了研究和调试,对Coreconnect的OPB总线仲裁机理进行了两种算法的比较,RTL 设计,仿真和综合。利用ISE和VC++软件平台,对verilog和C++算法进行同步比较测试,使每步算法对应正确的结果。对软硬件平台的合理使用使得在项目中能尽可能多的充分利用硬件资源,制板时正确选型,以及加快设计和调试进度。其次,对人脸识别算法流程中的人脸检测,人眼定位,预处理,识别算法分别进行了比较研究,选取其中各自性能最好的一种算法对其原理进行了分析讨论。人脸检测采用adaboost 算法,因其速度和精度的综合性能表现优异。人眼定位采用小块合并算法,因为它具有快速,准确,弱时实的特点。预处理算法采用直方图均衡加平滑的算法,简单,高效。 识别算法采用PCA 加ICA 算法,它能最大的弱化姿态和光照对人脸识别的影响。 最后,使用Verilog HDL 硬件描述语言进行算法的RTL 建模,在C++算法的基础上,保证原来效果的前提下,根据FPGA 硬件特点对算法进行了优化。视频输入输出是人脸识别的前提,它提供FPGA 上算法需要处理的数据,预处理算法在C++算法的基础上进行了优化,最大的减少了运算量,提高了运算速度,16 位计算器模块使得在算法实现时可以根据系统要求,在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用,FIFO的设计提供同步和异步时钟域的数据缓存。设计在ISE和VC++软件平台同时进行,随时对verilog和C++数据进行监测和比对。全部设计模块通过仿真,达到预定的性能要求,并在FPGA 上综合实现。

    标签: FPGA 人脸识别 算法

    上传时间: 2013-07-13

    上传用户:李梦晗

  • 基于FPGA的人脸检测系统设计.rar

    人脸识别技术继指纹识别、虹膜识别以及声音识别等生物识别技术之后,以其独特的方便、经济及准确性而越来越受到世人的瞩目。作为人脸识别系统的重要环节—人脸检测,随着研究的深入和应用的扩大,在视频会议、图像检索、出入口控制以及智能人机交互等领域有着重要的应用前景,发展速度异常迅猛。 FPGA的制造技术不断发展,它的功能、应用和可靠性逐渐增加,在各个行业也显现出自身的优势。FPGA允许用户根据自己的需要来建立自己的模块,为用户的升级和改进留下广阔的空间。并且速度更高,密度也更大,其设计方法的灵活性降低了整个系统的开发成本,FPGA 设计成为电子自动化设计行业不可缺少的方法。 本文从人脸检测算法入手,总结基于FPGA上的嵌入式系统设计方法,使用IBM的Coreconnect挂接自定义模块技术。经过训练分类器、定点化、以及硬件加速等方法后,能够使人脸检测系统在基于Xilinx的Virtex II Pro开发板上平台上,达到实时的检测效果。本文工作和成果可以具体描述如下: 1. 算法分析:对于人脸检测算法,首先确保的是检测率的准确性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一种基于Adaboost算法的人脸检测方法。算法中较多的是积分图的特征值计算,这便于进一步的硬件设计。同时对检测算法进行耗时分析确定运行速度的瓶颈。 2. 软硬件功能划分:这一步考虑市场可以提供的资源状况,又要考虑系统成本、开发时间等诸多因素。Xilinx公司提供的Virtex II Pro开发板,在上面有可以供利用的Power PC处理器、可扩展的存储器、I/O接口、总线及数据通道等,通过分析可以对算法进行细致的划分,实现需要加速的模块。 3. 定点化:在Adaboost算法中,需要进行大量的浮点计算。这里采用的方法是直接对数据位进行操作它提取指数和尾数,然后对尾数执行移位操作。 4. 改进检测用的级联分类器的训练,提出可以迅速提高分类能力、特征数量大大减小的一种训练方法。 5. 最后对系统的整体进行了验证。实验表明,在视频输入输出接入的同时,人脸检测能够达到17fps的检测速度,并且获得了很好的检测率以及较低的误检率。

    标签: FPGA 人脸检测 系统设计

    上传时间: 2013-07-01

    上传用户:84425894

  • 基于DSPFPGA的H264AVC实时编码器

    H.264/AVC是ITU-T和ISO联合推出的新标准,采用了近几年视频编码方面的先进技术,以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标,作者负责系统架构设计,软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估,算法特点的分析,同时考虑到编码器系统的可伸缩性,可扩展性,本文采用了DSP+FPGA的系统架构。DSP充当核心处理器,而FPGA作为协处理器,针对编码器中最复杂耗时的模块一运动估计模块,设计相应的硬件加速引擎,以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案,其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计,同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用,以及更加精确的亚像素位置的预测,可以改善运动补偿精度,提高图像质量和编码效率,但同时也大大增加了编码器的复杂度,因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现,包括整像素搜索,像素插值,亚像素(1/2,1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中,将多处理器技术和流水线技术相结合,提供高性能的并行计算能力,同时,采用合理的存储器组织结构以提供高数据吞吐量,满足运算的带宽要求,并使编码器具有较好的可伸缩性。最后,在Modelsim环境下建立测试平台,完成了对整个设计的RTL级的仿真验证,并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化,从而使工作频率最终达到134MHz,分析数据表明该模块能够满足编码器的实时性要求。

    标签: DSPFPGA H264 264 AVC

    上传时间: 2013-07-24

    上传用户:sn2080395