DS1307实时时钟器件的驱动，包含1307.C和iic.c
上传时间： 2017-02-01
上传用户：脚趾头
硬件设计中常见器件选型1. 电阻器件选型2. 电容器件选型3. 电感器件选型4. 磁珠器件选型5. 二极管器件选型6. BJT器件选型7. MOSFET器件选型8. 常用处理器选型9. 逻辑器件选型10. 时钟器件选型11. 电源芯片选型12. AD/DA器件选型13. 复位芯片选型14. ESD防护器件
上传时间： 2022-03-31
上传用户：
为提高太阳能的利用率，以ATmega8单片机为控制核心，设计了一套光电跟踪与视日运动轨迹跟踪互补控制的双轴太阳跟踪器。该跟踪器在晴天时，利用光敏电阻采集光强判断太阳位置,控制步进电机实现光电跟踪；在阴天时，采集时钟器件PCF8583的时间信息,计算当前太阳位置来实现视日运动轨迹跟踪。实验表明：该太阳跟踪器能在不同天气状况下对太阳进行较准确地跟踪，能量接收效率提高了30%，达到充分利用太阳能的目的。 Abstract: To improve the utilization rate of solar energy，a kind of solar tracking controller which effectively combined the sun angle tracking and photo electric tracking based on ATmega8is designed.In the sunny days，the solar tracking con-troller determines the sun's position by using photosensitive resistances to collect light intensity and control stepper motors to achieve photo electric tracking，n cloudy days，it collects clock chip PCF8583time information to calculate the current position of the sun and achieve the sun angle tracking.Experimental results show the solar tracking controller accurately tracks the sun in different weather conditions，improves received energy efficiency by30%and reaches the purpose of full use of solar energy.
上传时间： 2013-10-15
上传用户：urgdil
目标器件: C8051F02x 编译工具: Silicon Laboratories IDE 程序说明:此程序首先对时钟芯片写入初值，延时后再读取时钟值，并年，月，日，时，分，秒分别显示在LCD屏上。
标签： Laboratories C8051F02x Silicon IDE
上传时间： 2015-10-19
上传用户：JasonC
TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入：I/O CLOCK和片选（CS）。 内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为高电平时，DATA OUT处于高阻态且I/O时钟被禁止。
上传时间： 2014-01-17
上传用户：qiaoyue
LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为高电平时， Dout处于高阻态且DIN时钟被禁止。
上传时间： 2014-01-23
上传用户：450976175
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
上传时间： 2013-12-22
上传用户：maizezhen
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点
上传时间： 2013-12-26
上传用户：qwe1234
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出了电荷泵锁相环器件参数的计算表达式。其次，研究了环形振荡器和锁相环的相位噪声特性。由于噪声性能是时钟发生器设计中的关键指标，本工作对此进行了较为详细的分析。相位噪声和抖动是衡量时钟信号的两个主要指标。文中从理论上推导了一阶锁相环的噪声特性，并建立了由噪声分析抖动和由抖动分析噪声的解析表达式关系，并讨论了环路低噪声设计的基本原则。在前面讨论和分析的基础上，利用Hynix0.35umCMOS工艺设计了200MHz电荷泵锁相环时钟发生器，并进行了仿真。设计中环形振荡器的延迟单元采用replica偏置结构，把延迟单元输出摆幅限定在确定范围，尾电流源采用cascode结构，增强电路对电源和衬底噪声的抑制作用。通过增加限流管，改善电荷泵中的开关的非理想特性。
上传时间： 2013-04-24
上传用户：变形金刚
