时钟分配和分路传输功能的VHDL语言程序，用于程控交换机功能时钟分配和分路传输功能
上传时间： 2013-12-19
上传用户：kbnswdifs
目 录 第一章 概述 3 第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节 硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化管理 5 第一节 硬件开发流程 5 §3.1.1 硬件开发流程文件介绍 5 §3.2.2 硬件开发流程详解 6 第二节 硬件开发文档规范 9 §2.2.1 硬件开发文档规范文件介绍 9 §2.2.2 硬件开发文档编制规范详解 10 第三节 与硬件开发相关的流程文件介绍 11 §3.3.1 项目立项流程： 11 §3.3.2 项目实施管理流程： 12 §3.3.3 软件开发流程： 12 §3.3.4 系统测试工作流程： 12 §3.3.5 中试接口流程 12 §3.3.6 内部验收流程 13 第三章 硬件EMC设计规范 13 第一节 CAD辅助设计 14 第二节 可编程器件的使用 19 §3.2.1 FPGA产品性能和技术参数 19 §3.2.2 FPGA的开发工具的使用： 22 §3.2.3 EPLD产品性能和技术参数 23 §3.2.4 MAX + PLUS II开发工具 26 §3.2.5 VHDL语音 33 第三节 常用的接口及总线设计 42 §3.3.1 接口标准： 42 §3.3.2 串口设计： 43 §3.3.3 并口设计及总线设计： 44 §3.3.4 RS－232接口总线 44 §3.3.5 RS－422和RS－423标准接口联接方法 45 §3.3.6 RS－485标准接口与联接方法 45 §3.3.7 20mA电流环路串行接口与联接方法 47 第四节 单板硬件设计指南 48 §3.4.1 电源滤波： 48 §3.4.2 带电插拔座： 48 §3.4.3 上下拉电阻： 49 §3.4.4 ID的标准电路 49 §3.4.5 高速时钟线设计 50 §3.4.6 接口驱动及支持芯片 51 §3.4.7 复位电路 51 §3.4.8 Watchdog电路 52 §3.4.9 单板调试端口设计及常用仪器 53 第五节 逻辑电平设计与转换 54 §3.5.1 TTL、ECL、PECL、CMOS标准 54 §3.5.2 TTL、ECL、MOS互连与电平转换 66 第六节 母板设计指南 67 §3.6.1 公司常用母板简介 67 §3.6.2 高速传线理论与设计 70 §3.6.3 总线阻抗匹配、总线驱动与端接 76 §3.6.4 布线策略与电磁干扰 79 第七节 单板软件开发 81 §3.7.1 常用CPU介绍 81 §3.7.2 开发环境 82 §3.7.3 单板软件调试 82 §3.7.4 编程规范 82 第八节 硬件整体设计 88 §3.8.1 接地设计 88 §3.8.2 电源设计 91 第九节 时钟、同步与时钟分配 95 §3.9.1 时钟信号的作用 95 §3.9.2 时钟原理、性能指标、测试 102 第十节 DSP技术 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特点与应用 109 §3.10.3 TMS320 C54X DSP硬件结构 110 §3.10.4 TMS320C54X的软件编程 114 第四章 常用通信协议及标准 120 第一节 国际标准化组织 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二节 硬件开发常用通信标准 122 §4.2.1 ISO开放系统互联模型 122 §4.2.2 CCITT G系列建议 123 §4.2.3 I系列标准 125 §4.2.4 V系列标准 125 §4.2.5 TIA/EIA 系列接口标准 128 §4.2.5 CCITT X系列建议 130 参考文献 132 第五章 物料选型与申购 132 第一节 物料选型的基本原则 132 第二节 IC的选型 134 第三节 阻容器件的选型 137 第四节 光器件的选用 141 第五节 物料申购流程 144 第六节 接触供应商须知 145 第七节 MRPII及BOM基础和使用 146
标签： 硬件工程师
上传时间： 2013-05-28
上传用户：pscsmon
LVDS、xECL、CML（低电压差分信号传输、发射级耦合逻辑、电流模式逻辑）………4多点式低电压差分信号传输(M-LVDS) ……………………………………………………8数字隔离器 ………………………………………………………………………………10RS-485/422 …………………………………………………………………………………11RS-232………………………………………………………………………………………13UART（通用异步收发机）…………………………………………………………………16CAN（控制器局域网）……………………………………………………………………18FlatLinkTM 3G ………………………………………………………………………………19SerDes（串行G 比特收发机及LVDS）……………………………………………………20DVI（数字视频接口）/PanelBusTM ………………………………………………………22TMDS（最小化传输差分信号） …………………………………………………………24USB 集线器控制器及外设器件 …………………………………………………………25USB 接口保护 ……………………………………………………………………………26USB 电源管理 ……………………………………………………………………………27PCI Express® ………………………………………………………………………………29PCI 桥接器 …………………………………………………………………………………33卡总线 (CardBus) 电源开关 ………………………………………………………………341394 (FireWire®, 火线®) ……………………………………………………………………36GTLP (Gunning Transceiver Logic Plus，体效应收发机逻辑+) ………………………………39VME（Versa Module Eurocard）总线 ………………………………………………………41时钟分配电路 ……………………………………………………………………………42交叉参考指南 ……………………………………………………………………………43器件索引 …………………………………………………………………………………47技术支持 …………………………………………………………………………………48 德州仪器（TI）为您提供了完备的接口解决方案，使得您的产品别具一格，并加速了产品面市。凭借着在高速、复合信号电路、系统级芯片 (system-on-a-chip ) 集成以及先进的产品开发工艺方面的技术专长，我们将能为您提供硅芯片、支持工具、软件和技术文档，使您能够按时的完成并将最佳的产品推向市场，同时占据一个具有竞争力的价格。本选择指南为您提供与下列器件系列有关的设计考虑因素、技术概述、产品组合图示、参数表以及资源信息：
上传时间： 2013-10-21
上传用户：Jerry_Chow
【作 者】（美）霍华德·约翰逊（Howard Johnson），（美）Martin Graham著；沈立等译本教材结合了数字和模拟电路理论，对高速数字电路系统设计中的信号完整性和EMC方面的问题进行了讨论和研究。书中详细讨论了涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。第1章 基础知识 18 1.1 频率与时间 18 1.2 时间与距离 21 1.3 集总与分布系统 22 1.4 关于3 dB和RMS频率的解释 24 1.5 4种类型的电抗 25 1.6 普通电容 26 1.7 普通电感 31 1.8 估算衰减时间的更好方法 35 1.9 互容 37 1.10 互感 40第2章 逻辑门电路的高速特性 47 2.1 一种年代久远的数字技术的发展历史 47 2.2 功率 31 2.3 速度 66 2.4 封装 71第3章 测量技术 84第4章 传输线 123第5章 地平面和叠层 169第6章 端接 195第7章 通孔 214第8章 电源系统 225第9章 连接器 249第10章 扁平电缆 271第11章 时钟分配 285第12章 时钟振荡器 304
标签： 高速数字设计
上传时间： 2022-04-16
上传用户：wangshoupeng199
《数字集成电路:电路、系统与设计(第二版) 》，电子工业出版社出版，外文书名: Digital Integrated Circuits:A Design Perspective,Second Edition，作者：简·M.拉贝艾 (Jan M.Rahaey) (作者), Anantha Chandrakasan (作者), Borivoje Nikolic (作者), 周润德 (译者), 等 (译者)。本书由美国加州大学伯克利分校Jan M. Rabaey教授等人所著。全书共12章，分为三部分： 基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要的介绍之后，深入分析了数字设计的核心——反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统的设计中。为了反映数字集成电路设计进入深亚微米领域后正在发生的深刻变化，本书以CMOS工艺的实际电路为例，讨论了深亚微米器件效应、电路最优化、互连线建模和优化、信号完整性、时序分析、时钟分配、高性能和低功耗设计、设计验证、芯片测试和可测性设计等主题，着重探讨了深亚微米数字集成电路设计所面临的挑战和启示。
上传时间： 2022-05-13
上传用户：zhaiyawei
一个CPCI系统由一个或多个CPCI总线段组成。每个总线段又由8个CPCI插槽组成（33MHZ情况），板中心间距20.32mm（0.8inch）。每个CPCI总线段包括一个系统槽和最多7个外围设备槽。系统槽为总线段上的所有适配器提供仲裁、时钟分配以及复位功能。系统槽通过管理每个局部适配器上的IDSEL板选信号完成系统初始化。实际上，系统槽可以被固定在背板上的任意位置。为了简单起见，本技术规范假定每个CPCI总线段上的系统槽都定位于总线段的最左端，当我们从背板的前方看过去时。外围槽可安装简单适配器也可以安装智能化从设备或PCI总线主适配卡。图2给出了前端看过去的一个典型的3UCPCI总线段。除了图2给出的线性排列以外CPCI规范还允许其他形式的拓扑结构。然而，此规范和所有的背板模拟都采用系统槽位于总线段左边或右边、板间距为20.32mm（0.8inch）的线性排列结构。别的拓扑结构必须通过模拟或其他方法验证能够兼容PCI规范后才能使用。CPCI基于物理槽和逻辑槽的概念定义插槽编号。物理槽必须从机箱最左端开始编号，编号从1开始。。CPCl系统必须在相互兼容的前提下标识每个物理槽。图2给出了兼容背景下编号物理槽的示例。逻辑槽号的定义是通过IDSEL板选信号和关联地址来选择的。使用逻辑号来定义总线段上连接器的物理特征。图2中，逻辑号位于连接器的下方。逻辑槽号和物理槽号并不是总保持一致。
标签： cpci标准
上传时间： 2022-07-09
上传用户：xsr1983
用51单片机设计的时钟电路毕业论文第一章电路原理分析1-1 显示原理1-2 数码管结构及代码显示1-3 键盘及读数原理1-4 连击功能的实现第 二 章 程序设计思想和相关指令介绍2-1 数据与代码转换2-2 计时功能的实现与中断服务程序2-3 时间控制功能与比较指令2-4 时钟误差的分析附录A 电路图附录B 存储单元地址表附录C 输入输出口功能分配表附录D 定时中断程序流程图附录F 调时功能流程图附录G 程序清单
上传时间： 2013-10-29
上传用户：hoperingcong
说明： 此演示程序包含六个任务： softclock 软时钟任务 task1 向端口2的每个管脚输出方波的任务 task2 向端口3的每个管脚输出方波的任务 task3 向端口4的每个管脚输出方波的任务 task4 向端口5的每个管脚输出方波的任务 taskled 点亮P1.0上指示灯的任务 6个任务，加上M430/OS的空闲任务，共7个任务，系统开辟了6块堆栈，空闲任务使用main程序的堆栈，空闲任务不保存现场。每块堆栈的大小可以不同。 软时钟任务利用M430/OS的多任务延时模拟了一个有年、月、日、时、分、秒的时钟，并且可以日期 时间格式为BCD格式或10进制格式。 此程序可以直接在MSP430F149的仿真头上运行 程序空间、数据空间都由编译器自动分配。
标签： softclock task1 task2 task3
上传时间： 2013-12-21
上传用户：liglechongchong
0011、采用实时时钟芯片DS1302+AT89C2051的红外遥控LED电子钟
上传时间： 2013-05-28
上传用户：eeworm
《匠人手记》网络版《从零开始玩转PIC 之 旋转时钟》
上传时间： 2013-06-02
上传用户：eeworm
