无线传感器网络的静态故障模型，延迟时间统计的源代码
上传时间： 2014-01-12
上传用户：cjf0304
基于spice语言规范自己写的三极管故障模型文件，每个各包含4种故障模式，可以直接在SPICE下仿真通过，也可作为故障注入试验用。
上传时间： 2013-12-18
上传用户：royzhangsz
建立了小电流接地系统的仿真模型，利用电磁暂态程序PSCAD/EMTDC全面仿真了不同故障情况对故障稳态和暂态电压、电流幅值特征和相位特征产生的影响，（这句话太拗口）并得到了相应的零序电压及零序电流的幅值、相位及波形。通过对仿真数据及波形的进一步分析，得出了小电流接地系统发生单相接地故障时的运行特点，验证了小电流接地故障稳态和暂态分析理论的科学性、合理性。为了提取配电网单相接地故障选线和故障测距的暂态故障特征量，基于PSCAD/EMTDC的仿真环境，搭建了小电流接地系统的配电网络仿真模型并综合考虑不同短路时刻、不同接地电弧电阻、不同故障距离和线路长度等多个因素，对配电网小电流接地系统的单相接地故障进行了大量仿真。在配电网单相接地短路故障后的第1个工频周波（0~0.02s）内故障线路的零序电流包络线的变化速度比非故障线路变化缓慢，包络面积大，但与非故障线路首半波极性相反。仿真分析表明此暂态特性不受短路时刻、电弧电阻、故障距离和消弧线圈被偿度的影响，为单相接地故障选线和故障测距的研究提供了理论依据。
上传时间： 2022-07-22
上传用户：xsr1983
vxworks的系统故障诊断项目，其中包含一个故障诊断内核，xpl故障模型文件解析器，对于做故障诊断开发的朋友应该是不可多得的珍贵材料，具有很高的参考价值。本源代码来源于科研项目，请勿用于商业目的。
上传时间： 2014-01-23
上传用户：sqq
该论文将传统的可靠性理论和前人在电子元器件和电机方面可靠性的研究成果应用于航天电机的可靠性研究中,并由现场使用和试验数据总结分析了航天电机的故障模型,了航天电机的可靠性薄弱环节模型为驱动控制电路、轴承和绕组绝缘组成和串联可靠性模型,寿命分布服从指数分布与威布尔分布组成而成的复合型分布.根据航天电机的可靠性模型,结合应力分析,给出了航天电机可靠性预计和可靠性分配的方法.并给出了改进航天电机可靠性的一些措施.对航天电机的可靠性试验进行了研究,并将种种应力对航天电机可靠性各薄弱环节的影响具体应用于航天电机的加速寿命试验,得到相应的加速寿命因子,并给出了航天电机加速寿命试验,得到相应的加速寿命因子,并给出了航天电机的加速寿命试验方案开发了航天电机寿命试验台,以自动进行航天电机的寿命试验.
上传时间： 2013-07-29
上传用户：aysyzxzm
随着FPGA(FieldProgrammableGateArray)器件的应用越来越广泛且重要，FPGA的测试技术也得到了广泛重视和研究。基于FPGA可编程的特性，应用独立的测试(工厂测试)需要设计数个测试编程和测试向量来完成FPGA的测试，确保芯片在任何用户可能的编程下都可靠工作。 本论文正是针对上述问题，以XilinxXC4000E系列FPGA为主要的研究对象，在详细研究FPGA内部结构的基础上，基于“分治法”的基本思路对FPGA的测试理论和方法做了探索性研究。 研究完成了对可编程逻辑模块(ConfigrableLogicBlock)及其子模块的测试。主要基于“分治法”对CLB及其子模块进位逻辑(CLM)、查找表(LUT)的RAM工作模式等进行了测试划分，分别实现了以“一维阵列”为基础的测试配置和测试向量，以较少了测试编程次数完成了所有CLB资源的测试。 研究完成了对互连资源(ConfigrableInterconnectResource)的测试。基于普通数据总线的测试方法，针对互连资源主要由线段和NMOS开关管组成的特点及其自身的故障模型，通过手工连线实现测试配置，仅通过4次编程就实现了对其完全测试。 在测试理论研究的基础上，我们开发了能对FPGA器件进行实际测试的测试平台。基于硬件仿真器的测试平台通过高速光纤连接工作站上的EDA仿真软件，把软件语言描述的测试波形通过硬件仿真器转化为真实测试激励，测试响应再读回到仿真软件进行观察，能够灵活、快速的完成FPGA器件的配置和测试。该平台在国内首次实现了软硬件协同在线测试FPGA。在该平台支持下，我们成功完成了对各军、民用型号FPGA的测试任务。 本研究成果为国内自主研发FPGA器件提供了有力保障，具有重大科研与实践价值，成功解决了国外公司在FPGA测试技术上的垄断问题，帮助国产FPGA器件实现完全国产化。
上传时间： 2013-05-17
上传用户：wangyi39
现场可编程门阵列(FPGA)是一种现场可编程专用集成电路，它将门阵列的通用结构与现场可编程的特性结合于一体，如今，FPGA系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用，它在数字系统中的作用日益变得重要，它所要求的准确性也变得更高。因此，对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着FPGA器件的迅速发展，FPGA的密度和复杂程度也越来越高，使大量的故障难以使用传统方法进行测试，所以人们把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决测试问题开辟了新的有效途径，而边界扫描测试方法是其中一个重要的技术。 本文对FPGA的故障模型及其测试技术和边界扫描测试的相关理论与方法进行了详细的探讨，给出了利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型。论文中首先讨论边界扫描测试中的测试优化问题，总结解决两类优化问题的现有算法，分别对它们的优缺点进行了对比，进而提出对两种现有算法的改进思想，并且比较了改进前后优化算法的性能。另外，本文还对FPGA连线资源中基于边界扫描测试技术的自适应完备诊断算法进行了深入研究。在研究过程中，本文基于自适应完备诊断的思想对原有自适应诊断算法的性能进行了分析，并将独立测试集和测试矩阵的概念引入原有自适应诊断算法中，使改进后的优化算法能够简化原算法的实现过程，并实现完备诊断的目标。最后利用测试仿真模型证明了优化算法能够更有效地实现完备诊断的目标，在紧凑性指标与测试复杂性方面比现在算法均有所改进，实现了算法的优化。
上传时间： 2013-06-30
上传用户：不挑食的老鼠
数字存储器和混合信号超大规模集成电路 本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践，结合国际上关注的最新研究热点并参考大量的文献撰写的。全书共分三个部分。第一部分是测试基础，介绍了测试基本概念、测试设备、测试经济学和故障模型。第二部分是测试方法，详细论述了组合和时序电路的测试生成、存储器测试、基于DSP和基于模块的模拟与混合信号测试、延迟测试和IDDQ测试等。第三部分是可测试性设计，包括扫描设计、BIST、边界扫描测试、模拟测试总线标准和基于IP芯核的SOC（System on a chip）测试。
上传时间： 2013-11-26
上传用户：hullow
对原始告警信息的完整存储以及预处理是本地电话网网 络管理系统故障管理的核心功能。本文提出了一种基于有限状态机 的告警信息预处理模型, 并应用该模型对检测到的告警消息在时间 和空间上进行相关处理。工程应用表明, 该模型对故障的辨识、诊 断和定位提供了强有力的支持。
上传时间： 2016-06-18
上传用户：凤临西北
介绍告警相关性分析及其相关研究,并提出了1 个通用的告警相关性分析模型. 在分析模型中制定了告警 相关性的描述语言和规则发现步骤. 基于此,讨论了基于告警相关性分析的通信网故障诊断系统. 最后给出了告 警相关性分析模型在通信网中实现的前提条件和特点. 仿真实验表明,该模型可以压缩冗余告警信息,有利于故障 定位.
上传时间： 2016-06-18
上传用户：lps11188
