针对现有的声发射监测系统中存在的监测范围窄，通信距离短，监测仪固件升级困难的问题，提出了一种基于串口服务器的远程多通道声发射监测系统设计方案。该系统下位机采用C8051F020单片机作为控制器，上位机采用Winform设计。经测试，系统具有监测范围广，运行稳定可靠，人机界面友好的特点。
上传时间： 2013-10-27
上传用户：hgmmyl
为了实现LTE系统中RRC连接建立的需求，提出了一种对RRC层连接过程进行设计的方案，并完成系统的软件设计。该系统将RRC层的空闲状态和连接状态均细分为两个子状态，有效降低了系统设计的复杂度。软件采用Xilinx SDK工具集进行开发，通过在PC上分别模拟终端和基站进行测试，终端和基站能够成功接收到正确的RRC消息。实验结果表明，该系统能够成功的建立RRC连接，达到了设计的要求。
上传时间： 2013-11-19
上传用户：sjy1991
Stellaris LM3S8962 以太网 +CAN 评估套件 (Stellaris LM3S8962 Evaluation Kit for Ethernet and CAN) 可为采用Stellaris 微处理器启动以太网及控制器局域网 (CAN) 的应用设计提供一种低成本途径。LM3S8962 评估板 (EVB) 既可作为完整的评估目标，也可以作为能够连接至任何客户目标板上 Stellaris 器件的调试工具。仅需使用配套提供的 USB 线缆即可通过 PC 主机为评估板提供电源并实现通信传输。
上传时间： 2013-12-21
上传用户：semi1981
针对理工科试题与答案通常都含有公式、图形的特点，设计并实现了一个适用于理工科的试题库与组卷系统，采用嵌入ActiveX控件来操作Word文档的方式，支持的试题类型多样，并可以按关键字查询Word试题内容。多个用户可以在不同的地点同时录入试题，生成的试卷直接以Word文档的形式下载到本地，并具有在线考试功能。系统采用分布式三层架构，系统安全性高，可扩展性强。
上传时间： 2013-11-22
上传用户：1051290259
采用Xilinx 公司Virtex- II Pro 系列FPGA 内嵌得SERDES 模块———RocketIO 作为高速串行协议的物理层, 利用其8B/10B的编解码和串化、解串功能, 实现了两板间基于数据帧的简单高速串行传输, 并在ISE 环境中对整个协议进行了仿真, 当系统频率为100MHz, 串行速率在2Gbps 时, 在验证板上用chipscope 抓取的数据表明能够实现两板间数据的高速无误串行传输。关键词: RocketIO;高速串行传输;SERDES;协议
上传时间： 2013-10-21
上传用户：xy@1314
网络正在成为当今社会通用通信的骨干力量,现代化的设备迫切需要解决如何简洁高速的接入问题。涉及了基于FPGA 的嵌入式技术。简要介绍了使用Xilinx 的EDK 和ISE 等工具的设计流程和设计实现支持TCP/ IP 协议的10M/ 100M/ 1000M以太网SOPC 系统的工程实例,并对涉及的关键技术进行了说明,列出了实物系统的指标测试结果。关键词 FPGA;EDK;SOPC;嵌入式开发;EMAC;PowePc
上传时间： 2013-11-16
上传用户：66666
本系统由支路控制器、单元控制器、显示模块、电源模块四大主要部分构成。支路控制器由SCT89C52单片机作为核心器件，辅以光敏电阻检测环境的变化，通过光电传感器检测道路交通状况，在路灯LED外壳内加装光敏电阻以检测路灯是否故障等，实现对系统整体功能控制；单元控制器以STC89C52作为控制核心，实现与支路控制器的通信，控制单元路灯的自动开关灯，控制恒流源输出功率的大小，辅以自制恒流源提供LED路灯电源；显示模块以LCD12864为核心器件，实现各路灯开关灯时间、路灯状态等信息的显示。整个系统功能齐全，精度高，稳定性好，各项指标均满足设计要求，人机界面良好。
上传时间： 2013-12-20
上传用户：weareno2
针对嵌入式系统的特点，研究了轻量级的嵌入式RFID中间件ERM的体系结构。在ERM体系结构指导下，实现了运行于嵌入式平台的RFID中间件。该中间件体积小、功耗低、占用资源少、性能高，能够满足食品溯源系统的应用需求。
上传时间： 2013-10-20
上传用户：honyeal
为了同时实现计算机对FPGA进行在线配置和高速数据传输，提出了一种基于CY7C68013A芯片的USB2.0接口设计方案。介绍了以CY7C68013A芯片为核心的系统硬件电路设计和软件编程，详细分析了CY7C68013A固件程序设计方法。CY7C68013A芯片在配置FPGA时受芯片内部CPU控制，配置速度为6 Mb/s，而在数据传输时采用从属FIFO模式以实现高速数据通信。该方案可以广泛应用到软件无线电项目开发中。
上传时间： 2014-12-29
上传用户：三人用菜
设计了一种片上系统（SoC）复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态，采用多级D触发器进行滤波提升抗干扰能力，并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时，完成了可测性设计（DFT）。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号，并能正确产生系统所需的复位信号。
上传时间： 2014-12-29
上传用户：guojin_0704
