信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔细计算和分析。运用信号完整性分析工具进行布线前后的仿真对于保证信号完整性和缩短设计周期是非常必要的。在PCB 板子已焊接加工完毕后才发现信号质量问题和时序问题，是经费和产品研制时间的浪费。1.1 板上高速信号分析我们设计的是基于PowerPC 的主板，主要由处理器MPC755、北桥MPC107、北桥PowerSpanII、VME 桥CA91C142B 等一些电路组成，上面的高速信号如图2-1 所示。板上高速信号主要包括：时钟信号、60X 总线信号、L2 Cache 接口信号、Memory 接口信号、PCI 总线0 信号、PCI 总线1 信号、VME 总线信号。这些信号的布线需要特别注意。由于高速信号较多，布线前后对信号进行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真软件，它可以进行布线前仿真和布线后仿真。
标签： HyperLynx 仿真软件 主板设计 中的应用
上传时间： 2013-11-17
上传用户：sqq
universeII驱动，用做vme总线和pci总线的桥接
标签： universeII 驱动
上传时间： 2013-12-20
上传用户：我们的船长
FPDP总线标准由VME工业标准化组织制定，能够在VME或VXI总线插板之间进行高速的数据传输。 FPDP总线标准不需要共享的底板上的总线，因此它不会争夺有限的底板带宽。 本文研究了FPDP总线接口电路的控制和实现。本文主要的工作如下： 1）提出了FPDP总线在物理层和数据链路层的实现方法，主要包括相应的数据时序信号和控制信号如何实现。 2）完成了FPDP接口电路的原理图设计，主要包括TM模块和RM模块的实现，这两个模块由FPGA芯片来实现。 3）完成了FPDP接口电路的印制板图设计，包括印制板图的布局和布线以及相应的信号完整性问题的处理。
标签： FPDP VME 总线 工业
上传时间： 2016-09-03
上传用户：wangzhen1990
通用的多电源总线，如VME、VXI 和PCI 总线，都可提供功率有限的3.3V、5V 和±12V（或±24V）电源，如果在这些系统中添加设备（如插卡等），则需要额外的3.3V或5V电源，这个电源通常由负载较轻的-12V电源提供。图1 电路，将-12V 电压升压到15.3V（相对于-12V 电压），进而得到3.3V 的电源电压，输出电流可达300mA。Q2 将3.3V 电压转换成适当的电压（-10.75V）反馈给IC1 的FB 引脚，PWM 升压控制器可提供1W 的输出功率，转换效率为83%。整个电路大约占6.25Cm2的线路板尺寸，适用于依靠台式PC机电源供电，需要提供1W输出功率的应用，这种应用中，由于-12V总线电压限制在1.2W以内，因此需要保证高于83%的转换效率。由于限流电阻（RSENSE）将峰值电流限制在120mA，N 沟道MOSFET（Q1）可选用廉价的逻辑电平驱动型场效应管，R1、R2 设置输出电压（3.3V 或5V）。IC1 平衡端（Pin5）的反馈电压高于PGND引脚（Pin7）1.25V，因此：VFB = -12V + 1.25V = - 10.75V选择电阻R1后，可确定：I2 = 1.25V / R1 = 1.25V / 12.1kΩ = 103μA可由下式确定R2：R2 = （VOUT - VBE）/ I2 =（3.3V - 0.7V）/ 103μA = 25.2 kΩ图1 中，IC1 的开关频率允许通过外部电阻设置，频率范围为100kHz 至500kHz，有利于RF、数据采集模块等产品的设计。当选择较高的开关频率时，能够保证较高的转换效率，并可选用较小的电感和电容。为避免电流倒流，可在电路中增加一个与R1串联的二极管。
标签： PCI 3.3 12 总线
上传时间： 2013-10-17
上传用户：jixingjie
PCI总线标准协议
标签： PCI 总线 标准协议
上传时间： 2013-04-15
上传用户：eeworm
计算机和测控系统总线手册
标签： 计算机 测控系统 总线
总线资料汇编
标签： 总线资料 汇编
常用几种总线简介 PDF
标签： 总线
上传时间： 2013-06-17
I2C总线应用系统设计
标签： I2C 总线 应用系统
上传时间： 2013-06-02
I2C 总线规范
标签： I2C 总线规范
上传时间： 2013-07-23
