vhdl-spi

VHDL spi源代码内核介绍

VHDL spi源代码内核介绍，可以看看很受用

标签： VHDL spi 源代码内核

上传时间： 2014-11-23

上传用户：lepoke
vhdl-spi module interface helpful source code

vhdl-spi module interface helpful source code

标签： interface vhdl-spi helpful module

上传时间： 2014-01-04

上传用户：yuchunhai1990
SPI协议的VHDL/Verilog语言实现。

SPI协议的VHDL/Verilog语言实现。

标签： Verilog VHDL SPI 协议

上传时间： 2015-08-16

上传用户：baiom
此为VHDL的SPI通信代码

此为VHDL的SPI通信代码，全部在一个压缩包中，请仔细阅读后再使用．

标签： VHDL SPI 通信代码

上传时间： 2015-08-19

上传用户：标点符号
spi总线的vhdl代码

spi总线的vhdl代码，试了试可以用。希望能对开发者有所帮助。

标签： vhdl spi 总线代码

上传时间： 2013-12-27

上传用户：璇珠官人
SPI BUS VHDL实现

SPI BUS VHDL实现

标签： VHDL SPI BUS

上传时间： 2014-11-30

上传用户：凌云御清风
SPI串口的内核实现（vhdl）,可以用qII等软件直接加到FPGA或者CPLD里面.

SPI串口的内核实现（vhdl）,可以用qII等软件直接加到FPGA或者CPLD里面.

标签： FPGA CPLD vhdl SPI

上传时间： 2014-01-04

上传用户：569342831
VHDL 实现的SPI接口

VHDL 实现的SPI接口，在Altera EMP7128 上应用过

标签： VHDL SPI 接口

上传时间： 2015-11-17

上传用户：jeffery
VHDL实现SPI功能源代码 -- The SPI bus is a 3 wire bus that in effect links a serial shift -- register betw

VHDL实现SPI功能源代码 -- The SPI bus is a 3 wire bus that in effect links a serial shift -- register between the "master" and the "slave". Typically both the -- master and slave have an 8 bit shift register so the combined -- register is 16 bits. When an SPI transfer takes place, the master and -- slave shift their shift registers 8 bits and thus exchange their 8 -- bit register values.

标签： SPI bus register effect

上传时间： 2013-12-23

上传用户：lx9076
FPGA/CPLD VHDL语言实现SPI

FPGA/CPLD VHDL语言实现SPI，拥有两种模式，FPGA/CPLD即可工作在主机模式，又可工作在从机模式

标签： FPGA CPLD VHDL SPI

上传时间： 2016-02-26

上传用户：541657925