各种功能的计数器实例（VHDL源代码）:ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : OUT INTEGER RANGE 0 TO 255; qb : OUT INTEGER RANGE 0 TO 255; qc : OUT INTEGER RANGE 0 TO 255; qd : OUT INTEGER RANGE 0 TO 255; qe : OUT INTEGER RANGE 0 TO 255; qf : OUT INTEGER RANGE 0 TO 255; qg : OUT INTEGER RANGE 0 TO 255; qh : OUT INTEGER RANGE 0 TO 255; qi : OUT INTEGER RANGE 0 TO 255;
上传时间： 2013-10-09
上传用户：松毓336
quick sort例子
上传时间： 2015-01-04
上传用户：qq521
Merge, Insertion, Radix, Heap, Bucket, Quick, Counting排序算法
标签： Insertion Counting Bucket Merge
上传时间： 2014-01-09
上传用户：luke5347
DES 加密算法的VHDL和VERILOG 源程序及其TESTBENCH。
标签： TESTBENCH VERILOG VHDL DES
上传时间： 2015-01-04
上传用户：songyue1991
i2c总线的vhdl实现和vxworks的文件系统
上传时间： 2015-01-06
上传用户：王小奇
8051核的vhdl原代码。
上传时间： 2015-01-08
上传用户：kikye
vhdl
标签： vhdl
上传时间： 2013-12-18
上传用户：pinksun9
vhdl
标签： vhdl
上传时间： 2015-01-08
上传用户：zaizaibang
Xilinx Sdram控制器VHDL源代码
上传时间： 2014-01-14
上传用户：gdgzhym
lattice sdram 控制器VHDL源代码
上传时间： 2015-01-09
上传用户：ruan2570406
