阳初ucosII ADS1.2程序带vga显示，可以在SDRAM中运行 友情提示:SDRAM运行前在AXD中执行SDRAM初始化命令 setmem 0x53000000, 0x00000000, 32 setmem 0x4a000008, 0xffffffff, 32 setmem 0x4a00001c, 0x00007fff, 32 setmem 0x48000000, 0x221211E0, 32 setmem 0x48000004, 0x00000700, 32 setmem 0x48000008, 0x000004c0, 32 setmem 0x4800000c, 0x00000700, 32 setmem 0x48000010, 0x00000700, 32 setmem 0x48000014, 0x00000700, 32 setmem 0x48000018, 0x00000700, 32 setmem 0x4800001c, 0x00018001, 32 setmem 0x48000020, 0x00018001, 32 setmem 0x48000024, 0x008e04eb, 32 setmem 0x48000028, 0x000000b2, 32 setmem 0x4800002c, 0x00000020, 32 setmem 0x48000030, 0x00000020, 32
上传时间： 2013-12-26
上传用户：xauthu
阳初ucosII ADS1.2程序带vga显示，可以在SDRAM中运行 友情提示:SDRAM运行前在AXD中执行SDRAM初始化命令 setmem 0x53000000, 0x00000000, 32 setmem 0x4a000008, 0xffffffff, 32 setmem 0x4a00001c, 0x00007fff, 32 setmem 0x48000000, 0x221211E0, 32 setmem 0x48000004, 0x00000700, 32 setmem 0x48000008, 0x000004c0, 32 setmem 0x4800000c, 0x00000700, 32 setmem 0x48000010, 0x00000700, 32 setmem 0x48000014, 0x00000700, 32 setmem 0x48000018, 0x00000700, 32 setmem 0x4800001c, 0x00018001, 32 setmem 0x48000020, 0x00018001, 32 setmem 0x48000024, 0x008e04eb, 32 setmem 0x48000028, 0x000000b2, 32 setmem 0x4800002c, 0x00000020, 32 setmem 0x48000030, 0x00000020, 32
上传时间： 2017-05-24
上传用户：LouieWu
vga显示时序控制，vhdl产生所必需的时序
上传时间： 2013-12-25
上传用户：sjyy1001
自己做用FPGA实现vga显示时，图像提取信息的matlab程序！！！
上传时间： 2014-01-08
上传用户：ghostparker
用FPGA实现vga显示.............................
上传时间： 2016-06-29
上传用户：fgggjfjgf
简 短 的vga显示程 序，显示一个矩形，源码是Verilog代码
标签： vga
上传时间： 2017-05-25
上传用户：q2wer
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r = video_r[7:3]; //discard low bit dataassign vga_out_g = video_g[7:2]; //discard low bit dataassign vga_out_b = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule
标签： fpga vga显示 verilog quartus
上传时间： 2021-12-19
上传用户：kingwide
基于FPGA的图像采集与vga显示系统这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-27
上传用户：
该文档为用FPGA实现vga显示总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： fpga
上传时间： 2022-05-07
上传用户：
VGA 是视频图形阵列（Video Graphics Array）的简称，是IBM 于1987 年提出的一个使用模拟信号的图形显示标准。最初的VGA 标准最大只能支持640*480 分辨率的显示器，而为了适应大屏幕的应用，视频电气标准化组织VESA（Video Electronics StandardsAssociation 的简称）将VGA 标准扩展为SVGA 标准，SVGA 标准能够支持更大的分辨率。人们通常所说的VGA 实际上指的就是VESA 制定的SVGA 标准。(1). VGA 接口VGA 采用15 针的接口，用于显示的接口信号主要有5 个：1 个行同步信号、1 个场同步信号以及3 个颜色信号，接口还包含自测试以及地址码信号，一般由不同的制造商定义，主要用来进行测试及支持其它功能。
上传时间： 2013-10-27
上传用户：541657925
