verilog_HDL源码， verilog_HDL源码
标签： verilog_HDL 源码
上传时间： 2015-11-15
上传用户：水口鸿胜电器
verilog_HDL源码 verilog_HDL源码
标签： verilog_HDL 源码
上传时间： 2014-12-07
上传用户：CHINA526
实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统 的方法, 并给出了设计框图和详细设计过程, 设计采用verilog_HDL 硬件语言。
标签： verilog_HDL FPGA 电话 计费系统
上传时间： 2016-08-24
上传用户：lanhuaying
精通verilog_HDL语言编程实例程序代码，基于verilog硬件语言的程序设计实例，主要是数字电路方面
标签： verilog_HDL 语言编程 实例程序 代码
上传时间： 2017-02-13
上传用户：stampede
verilog_HDL语言的LCD12864控制程序
标签： verilog_HDL 12864 LCD 语言
上传时间： 2013-12-09
上传用户：13188549192
verilog_HDL语言的PS2控制程序代码
标签： verilog_HDL PS2 语言 控制
上传时间： 2014-12-08
上传用户：ve3344
verilog_HDL的卡梅隆大学讲义 很有启发 英文
标签： verilog_HDL 大学 讲义 英文
上传时间： 2017-06-21
上传用户：xuanjie
Verilog+HDL程序设计与实践（云创工作室）.pdf
标签： verilog_HDL 程序设计 实践
上传时间： 2013-04-24
上传用户：mfhe2005
实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统的方法, 并给出了设计框图和详细设计过程, 设计采用verilog_HDL 硬件语言。
上传时间： 2013-08-18
上传用户：manking0408
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签： CycloneIII RS编码
上传时间： 2013-11-07
上传用户：exxxds
