verilog

verilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。verilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

verilog浮点乘发器

verilog浮点乘发器，特定数据结构，指数底为10

标签： verilog 浮点

上传时间： 2013-12-20

上传用户：chenbhdt
verilog浮点乘发器

verilog浮点乘发器，特定数据结构，指数底为10,利用pipeline

标签： verilog 浮点

上传时间： 2013-12-24

上传用户：ljmwh2000
verilog浮点乘发器

verilog浮点乘发器，特定数据结构，指数底为10,利用pipeline

标签： verilog 浮点

上传时间： 2013-12-27

上传用户：thinode
verilog浮点乘发器

verilog浮点乘发器，特定数据结构，指数底为10

标签： verilog 浮点

上传时间： 2014-01-26

上传用户：dengzb84
verilog写的回波抵消程序

verilog写的回波抵消程序，相当于写了个回波抵消的芯片，不是dsp，可编译后下载于FPGA,绝对原创，写了很长时间。

标签： verilog 回波抵消程序

上传时间： 2014-01-09

上传用户：LouieWu
RS编码的源代码使用verilog在Xinloinx平台

RS编码的源代码使用verilog在Xinloinx平台

标签： Xinloinx verilog RS编码源代码

上传时间： 2013-12-17

上传用户：zgu489
VHDL与verilog的比较

VHDL与verilog的比较

标签： verilog VHDL 比较

上传时间： 2015-02-12

上传用户：hopy
verilog fifo

verilog fifo

标签： verilog fifo

上传时间： 2015-02-16

上传用户：xaijhqx
Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书

Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书

标签： Synthesizable semantics verilog Verilo

上传时间： 2015-02-16

上传用户：叶山豪
一本全面的verilog参考书

一本全面的verilog参考书

标签： verilog

上传时间： 2013-12-11

上传用户：CSUSheep

verilog

verilog浮点乘发器

verilog浮点乘发器

verilog浮点乘发器

verilog浮点乘发器

verilog写的回波抵消程序

RS编码的源代码使用verilog在Xinloinx平台

VHDL与verilog的比较

verilog fifo

Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书

一本全面的verilog参考书