数据交织器 verilog HDl源文件
标签： verilog HDL 数据 交织器
上传时间： 2013-12-23
上传用户：561596
帧同步verilog HDl源程序 实现接收机的同步功能
标签： Verilog HDL 帧同步 源程序
上传时间： 2016-08-22
上传用户：c12228
lab1——FPGA这个文件中体统了如何如何使用verilog HDl以及如何使其在FPGA开发板上实现
标签： FPGA verilog lab1 Hdl
上传时间： 2014-10-29
上传用户：stella2015
这个文件中提供了 verilog HDl 的在ultra edit32中编程所需要的语法
标签： verilog ultra edit hdl
上传时间： 2013-12-04
上传用户：R50974
这个文件中使用verilog HDl简单的利用基本运算实现了微型的cpu设计开发过程
标签： verilog hdl cpu 运算
上传时间： 2016-08-24
上传用户：hgy9473
BCD编码的verilog HDl程序，能够实现BCD编码与卷积码。
标签： Verilog BCD HDL 编码
上传时间： 2014-02-18
上传用户：yyq123456789
使用verilog HDl 實現AES硬體加解密
标签： Verilog HDL AES 加解密
上传时间： 2016-08-25
上传用户：gdgzhym
用verilog HDl产生正弦阶梯波。加da即可输出正弦波
标签： verilog HDL 正弦 输出
上传时间： 2014-01-17
上传用户：wkchong
基于verilog HDl的异步FIFO设计与实现
标签： Verilog FIFO HDL
上传时间： 2013-12-19
上传用户：a3318966
verilog HDl语言编写的数字秒表，仿真已经通过，可供参考
标签： verilog HDL 语言 编写
上传用户：chfanjiang
