VerilogHDL_advanced_digital_design_code_Ch6 verilog HDl 高级数字设计源码ch6
标签: VerilogHDL_advanced_digital_desig n_code_Ch Verilog HDL
上传时间: 2016-02-12
上传用户:lmeeworm
VerilogHDL_advanced_digital_design_code_Ch7 verilog HDl 高级数字设计 源码ch7
标签: VerilogHDL_advanced_digital_desig n_code_Ch Verilog HDL
上传时间: 2013-12-23
上传用户:ghostparker
实现简单的UART功能,在QUARTUS4.0下编译通过,采用verilog HDl编写.
上传时间: 2013-12-18
上传用户:hfmm633
用verilog HDl编写的一些例程,包括加法器/减法器等等,例子较多就不一一列举了
上传时间: 2013-12-20
上传用户:fhzm5658
Generic FIFO, writen in verilog HDl
标签: Generic verilog writen FIFO
上传时间: 2016-02-18
上传用户:zwei41
Design and Test_verilog HDl——EDA先锋工作室《设计与验证—verilog HDl》配书源代码,很多使用的实例,并有说明,是学习Verilog 不可多得的好资料。
标签: Test_Verilog HDL Verilog Design
上传时间: 2016-02-18
上传用户:youlongjian0
数字时钟显示模块,用verilog HDl 实现
上传时间: 2016-03-03
上传用户:yiwen213
基于verilog HDl设计的多功能数字钟,有兴趣的
上传时间: 2013-11-26
上传用户:宋桃子
UART转I2C的verilog HDl代码,由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
上传时间: 2014-08-03
上传用户:zhuoying119
24C01A的verilog HDl仿真代码,用于I2C接口模块的测试,由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
上传时间: 2016-03-03
上传用户:jkhjkh1982