verilog HDL

我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写

我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写

标签： verilog HDL 三层电梯控制器

上传时间： 2016-10-31

上传用户：xuanchangri
这是用verilog HDL写的可调占空比分频控制器

这是用verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用

标签： Verilog HDL 分频控制器

上传时间： 2016-11-01

上传用户：ddddddos
this a book about the verilog-hdl design and circuit simulation and synthesize example

this a book about the verilog-hdl design and circuit simulation and synthesize example

标签： verilog-hdl simulation synthesize and

上传时间： 2016-11-03

上传用户：GavinNeko
verilog HDL 综合实用教程

verilog HDL 综合实用教程，一本非常实用易学易懂的书

标签： verilog hdl 实用教程

上传时间： 2013-12-15

上传用户：txfyddz
王金明：《verilog HDL 程序设计教程》程序

王金明：《verilog HDL 程序设计教程》程序

标签： Verilog HDL 程序设计教程

上传时间： 2013-12-09

上传用户：wxhwjf
中文名称为：硬件描述语言 Verilog（第四版）。讲解verilog HDL的经典图书。Thomas和Moorby编著

中文名称为：硬件描述语言 Verilog（第四版）。讲解verilog HDL的经典图书。Thomas和Moorby编著，内容涵盖了:行为建模、并发进程、逻辑级建模、高级时序、逻辑综合、行为综合等方面的内容。通读此书后，不需要再读其他的verilog书籍。

标签： Verilog verilog Thomas Moorby

上传时间： 2014-01-07

上传用户：pompey
FPGA与PC串口通信的verilog HDL 程序

FPGA与PC串口通信的verilog HDL 程序

标签： Verilog FPGA HDL PC串口

上传时间： 2016-11-16

上传用户：whenfly
有实验结果,用MOSIN6编写的,是verilog HDL语言实现的. 练习三利用条件语句实现计数分频时序电路实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver

有实验结果,用MOSIN6编写的,是verilog HDL语言实现的. 练习三利用条件语句实现计数分频时序电路实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。练习四阻塞赋值与非阻塞赋值的区别实验目的： 1．通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2．了解阻塞赋值与非阻塞赋值的不同使用场合； 3．学习测试模块的编写、综合和不同层次的仿真。

标签： Verilog MOSIN6 HDL Ver

上传时间： 2016-11-19

上传用户：mhp0114
用verilog HDL编写的VGA显示驱动程序

用verilog HDL编写的VGA显示驱动程序

标签： Verilog HDL VGA 编写

上传时间： 2013-12-09

上传用户：banyou
精通verilog HDL语言编程源码之1--常用加法器设计

精通verilog HDL语言编程源码之1--常用加法器设计

标签： verilog HDL 语言编程源码

上传时间： 2014-12-03

上传用户：hopy

verilog HDL

我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写

这是用verilog HDL写的可调占空比分频控制器

this a book about the verilog-hdl design and circuit simulation and synthesize example

verilog HDL 综合实用教程

王金明：《verilog HDL 程序设计教程》程序

中文名称为：硬件描述语言 Verilog（第四版）。讲解verilog HDL的经典图书。Thomas和Moorby编著

FPGA与PC串口通信的verilog HDL 程序

有实验结果,用MOSIN6编写的,是verilog HDL语言实现的. 练习三利用条件语句实现计数分频时序电路实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver

用verilog HDL编写的VGA显示驱动程序

精通verilog HDL语言编程源码之1--常用加法器设计