讲述以ALTERA公司的FPGA为核心,基干SOPC技术的嵌入式攒像机的设计
上传时间: 2015-07-17
上传用户:zhuoying119
turbo jtag CPLD source code use altera EPM7128S
上传时间: 2015-07-26
上传用户:685
记算功耗与ALTERA 的高端器件的设计验证
上传时间: 2015-08-14
上传用户:thinode
altera公司的IP core,对于初学硬件描述语言,想要利用quartus软件自带的锁相环电路库函数实现自己想要的功能有些帮助
上传时间: 2015-08-15
上传用户:lxm
介绍了用ALTERA公司MAX7000系列CPLD芯片实现单片机与PC104ISA总线接口之间的关行通信。给出了系统设计方法及程序源代码。
上传时间: 2015-08-19
上传用户:lingzhichao
Altera QuartusII 6.1 的License 生成工具软件。
标签: QuartusII License Altera 6.1
上传时间: 2014-08-23
上传用户:冇尾飞铊
Altera SDRAM Controller 白皮书,很详细的文档
标签: Controller Altera SDRAM 白皮书
上传时间: 2015-08-28
上传用户:rocwangdp
altera公司内部的培训资料,讲的是QuartusII的应用
上传时间: 2014-01-24
上传用户:aix008
altera公司内部培训资料,是QuartusII的系列实验讲义
上传时间: 2014-06-27
上传用户:cxl274287265
2006altera大赛-基于软核Nios的宽谱正弦信号发生器设计:摘要:本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台,将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上,利用直接数字频率合成技术、数字调制技术实现所要求波形的产生,用 FPGA 中的 ROM 储存 DDS 所需的波形表,充分利用片上资源,提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理(DSP)技术,通过在 Nios 中软件编程解决 不同的调制方式的实现和选择。系统频率实现 1Hz~20MHz 可调,步进达到了1Hz;完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。
标签: Nios Cyclone altera ALTERA
上传时间: 2015-09-02
上传用户:coeus