uart16550 ＩＰ核 ＨＤＬ源代码，对设计自己uart的人员和学习串口通讯有一定的参考价值！其中，附有详细的所明文档！
标签： 16550 uart 源代码
上传时间： 2013-12-16
上传用户：jing911003
uart16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
标签： 16550 UART 兼容 串行通讯
上传时间： 2016-06-14
上传用户：change0329
uart16550 controller, verilog
标签： controller verilog 16550 UART
上传时间： 2016-06-16
上传用户：ZJX5201314
uart16550 ip core 通用异步收发器vhdl源代码
标签： 16550 uart core vhdl
上传时间： 2013-12-11
上传用户：wfl_yy
openrisc mini_or1200, 包括 or1200、uart16550、dbg_interface、mem_if(片上内存)这几部分。
标签： 1200 dbg_interface openrisc mini_or
上传时间： 2013-12-19
上传用户：凤临西北
opcore.org "uart16550" 项目的testbench
标签： testbench opcore 16550 uart
上传时间： 2013-12-28
上传用户：saharawalker
符合uart16550规范的UART的IP核的详细使用说明，
标签： fpga uart
上传时间： 2015-06-19
上传用户：wanglik11
串uart的vhdl，verilog，lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)\uart 源码 (Verilog)\uart 源码 (VHDL)\uart16550.tar
标签： uart vhdl
上传时间： 2015-11-15
上传用户：wweqas
