这是xilinx公司的uart源代码，希望对需要的朋友有所帮助
上传时间： 2013-12-25
上传用户：lhc9102
AVR单片机通用异步收发器UART操作，可共初级AVR单片机学习者学习，调试。
上传时间： 2016-06-19
上传用户：1109003457
s3c2410勤研的开发板的测试程序.可以测试通用的s3c2410芯片的各个功能,包括ad,usb,lcd,uart
上传时间： 2013-11-26
上传用户：cooran
这篇文章主要介绍ARM JTAG调试的基本原理。基本的内容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介绍，在此基础上，结合ARM7TDMI详细介绍了的JTAG调试原理。 这篇文章主要是总结了前段时间的一些心得体会，希望对想了解ARM JTAG调试的网友们有所帮助。我个人对ARM JTAG的理解还不是很透彻，在文章中，难免会有偏失和不准确的地方，希望精通JTAG调试原理的大侠们不要拍砖，有什么问题提出来，我一定尽力纠正。同时也欢迎对ARM JTAG调试感兴趣的朋友们一起交流学习。
标签： BOUNDARY-SCAN ARCHITECTURE ACCESS JTAG
上传时间： 2016-06-22
上传用户：kikye
异步串行通信Uart接口设计，Verilog HDL程序，嵌入式必备哦
上传时间： 2016-06-23
上传用户：qb1993225
uart 的波特率发生器设计，以40MHz主频率要产生9600Hz波特率
上传时间： 2013-12-23
上传用户：thuyenvinh
UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE内，为空故令tmpTBufE=1，此tmpTBufE代表缓冲寄存器Tbuff是否为空可再予以送入新的要发送的数据。假如tmpTRegE=0（内有数据）则便要开始进行数据串行传输，传出数据为8位，连同启动信号“0”共需9位的发送计数，以BitCnt作计数。当BitCnt=0计数器便开始递加计数字节，同时令起始信号为0，送入TxD输出端输出。而计数器为1-8时都将TReg的最低位Treg(0)输出到TxD端，并令Treg[]作算术右移运算，依次将Treg[]的D7-D0通过D0移到TxD端输出，直到第9位时停止移位，并将停止位TxD=0发送而结束一个8位数据的发送。
上传时间： 2016-06-23
上传用户：kristycreasy
stc12 AD UART demo代码
上传时间： 2016-06-24
上传用户：pinksun9
这个是UART的控制器，已经跑通过，分4个模块，波特率生成、发送、接收和fifo,可供初学者参考
上传时间： 2016-06-25
上传用户：s363994250
verilog设计的UART事例，适合于初学者
上传时间： 2016-06-26
上传用户：aeiouetla
