全面模仿AVR的UART功能，与AVR直接实现接口调试。资料全面完整。
标签： UART AVR 模
上传时间： 2013-08-05
上传用户：yzhl1988
基于FPGA CPLD设计与实现UART,一听名字就知道，不用再说了吧，
标签： FPGA CPLD UART
上传时间： 2013-08-09
上传用户：zcs023047
用FPGA器件实现UART核心功能的一种方法.doc
标签： FPGA UART 器件 核心
上传时间： 2013-08-14
上传用户：1583060504
用fpga设计uart的案例,word格式
标签： fpga uart 案例
上传时间： 2013-08-15
上传用户：zhangxin
FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上调试运行成功
标签： verilog FPGA uart 控制器
上传用户：qazxsw
RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助
标签： Euclid FPGA 译码 算法
上传时间： 2013-08-17
上传用户：leawon947
一个UART的FPGA core，附有详细的代码阅读笔记
标签： UART FPGA core
上传时间： 2013-08-24
上传用户：stella2015
用VHDl设计UART的文章，使用QuartusII平台
标签： VHDl UART
上传用户：sc965382896
基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。\r\n在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的仿真验证。
标签： FPGA UART 串行通信 控制器
上传时间： 2013-09-03
上传用户：xieguodong1234
给出了具有置0、置1功能及不确定输出状态的同步RS触发器的Multisim仿真方法，即用字组产生器产生所需的各类输入信号，用四踪示波器同步显示输入信号及状态输出信号的波形，可直观描述触发器的置0、置1过程及不确定状态的产生过程。分析了同步RS触发器不确定输出状态的Multisim仿真方案。所述方法的创新点是解决了同步RS触发器的工作波形无法用电子实验仪器进行分析验证的问题。
标签： Multisim 同步RS触发器 仿真
上传时间： 2013-10-12
上传用户：米卡
