随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。 本文首先介绍了通用信号处理板的应用开发背景，包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况，同时说明了本人所作的主要工作。 其次，介绍了PCI接口的有关规范，给出了通用信号处理板与CPCI的J1口的设计时序；介绍了DDR存储器的概况、电平标准以及功能寄存器，并给出了与DDR．存储器接口的设计时序；介绍了片上主要数据处理器件ts-202的有关概况，设计了板卡与DSP的接口时序。 再次，介绍了Altera公司FPGA的程序设计流程，并使用VHDL语言编程完成各个模块之间的数据传递，并重点介绍了DDR控制核的编写。 再次，介绍了WDM驱动程序的结构，程序设计方法等。 最后，通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯；并且还提到了对此设计以后地完善与发展。 本文所作的工作如下： 1、设计完成了处理板各接口时序，使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计，使数据可以从CPCI准确的传送到DSP进行处理，并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。
上传时间： 2013-06-30
上传用户：唐僧他不信佛
随着人们对无线通信需求和质量的要求越来越高，无线通信设备的研发也变得越来越复杂，系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期，测试人员需要在实验室模拟出无线信道的各种传播特性，以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考，采用基于Jakes模型的改进算法，使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收，每根天线由八条可分辨路径，每条可分辨路径由64个反射体构成，每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置，并且保证反射体的角度和相位是均匀分布的随机数，可以使得同一条路径不同反射体之间的非相关特性，得到的多径传播信道是一个离散的广义平稳非相关散射模型(WSSUS)。无线信道仿真器模拟了上行数据传输环境，上行数据由后台产生后储存在单板上的SDRAM中。启动测试之后，上行数据在CPU的控制下通过信道仿真器，然后送达基带处理板解调，最后测试数据的误码率和误块率，从而分析基站的上行接收性能。 首先，本文研究了3GPP ts 25.141协议中对通信设备测试的要求和无线信道自身的特点，完成了对无线信道仿真器系统设计方案的吸收和修改。 其次，针对FPGA内部资源结构，研究了信道仿真器FPGA实现过程中的困难和资源的消耗，进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试；完成了FPGA和后台软件的联合调试；完成了两天线到四天线的改版工作，使FPGA内部的工作频率翻了一倍，大幅降低了FPGA资源的消耗。 最后，在完成无线信道仿真器的硬件设计之后，对无线信道仿真器的测试根据3GPP ts 25.141 V6.13.0协议中的要求进行，即在数据误块率(BLER)一定的情况下，对不同信道传播环境和不同传输业务下的信噪比(Eb/No)进行测试，单天线和多天线的测试结果符合协议中规定的信噪比(Eb/No)的要求。
上传时间： 2013-04-24
上传用户：小杨高1
这篇论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用 DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于SK与CW的加密；根据其原理对系统进行总体设计，同时对系统各部分的硬件原理图进行详细设计，并进行 PCB设计。其次采用从上而下的设计方式，对FPGA实现的逻辑功能划分为各个功能模块，然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明：基于通用加扰算法(CSA)的加扰器模块，满足ts流加扰要求；块加密模块的最高时钟频率达到229.89MHz，流加密模块的最高时钟频率达到331.27MHz，对于实际的码流来说，具有比较大的时序裕量；DSP接口模块满足 ADSP BF-535的读写时序；包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程，充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证，并下载至ADSP BF-535评估板上运行。输出结果表明：有限域运算汇编语言编程的实现方式，其运行速度明显提高， 192位加法提高380个时钟周期，32位乘法提高92个时钟周期；ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词：条件接收，DSP，FPGA，ECC，AEs
上传时间： 2013-07-03
上传用户：www240697738
随着数字时代的到来，信息化程度的不断提高，人们相互之间的信息和数据交换日益增加。正交幅度调制器(QAM Modulator)作为一种高频谱利用率的数字调制方式，在数字电视广播、固定宽带无线接入、卫星通信、数字微波传输等宽带通信领域得到了广泛应用。 近年来，集成电路和数字通信技术飞速发展，FPGA作为集成度高、使用方便、代码可移植性等优点的通用逻辑开发芯片，在电子设计行业深受欢迎，市场占有率不断攀升。本文研究基于FPGA与AD9857实现四路QAM调制的全过程。FPGA实现信源处理、信道编码输出四路基带I/Q信号，AD9857实现对四路I/Q信号的调制，输出中频信号。本文具体内容总结如下: 1.介绍国内数字电视发展状况、国内国际的数字电视标准，并详细介绍国内有线电视的系统组成及QAM调制器的发展过程。 2.研究了QAM调制原理，其中包括信源编码、ts流标准格式转换、信道编码的原理及AD9857的工作原理等。并着重研究了信道编码过程，包括能量扩散、RS编码、数据交织、星座映射与差分编码等。 3.深入研究了基于FPAG与AD9857电路设计，其中包括详细研究了FPGA与AD9857的电路设计、在allegro下的PCB设计及光绘文件的制作，并做成成品。 4.简单介绍了FPGA的开发流程。 5.深入研究了基于FPAG代码开发，其中主要包括I2C接口实现，ASI到SPI的转换，信道编码中的ts流包处理、能量扩散、RS编码、数据交织、星座映射与差分编码的实现及AD9857的FPGA控制使其实现四路QAM的调制。 6.介绍代码测试、电路测试及系统指标测试。 最终系统指标测试表明基于FPGA与AD9857的四路DVB-C调制器基本达到了国标的要求。
上传时间： 2013-07-05
上传用户：leehom61
自己在学校的时候做的一些单片机仿真实例和一些资料，希望对大家有些帮助
上传时间： 2013-11-08
上传用户：oojj
在冶金、化工，机械等各类工业控制中，电加热炉都得到了广泛的应用。目前国内的电加热炉温度控制器大多还停留在国际60年代水平，仍在使用继电一接触器控制或常规PID控制，自动化程度低，动态控制精度差，满足不了日益发展的工艺技术要求。电加热炉的温度是生产工艺的一项重要指标，温度控制的好坏将直接影响产品的质量。电加热炉由电阻丝加热，温度控制具有非线性、大滞后、大惯性、时变性、升温尊向性等特点。而且，在实际应用和研究中，电加热炉温度控制遇到了很多困难：第一，很难建立精确的数学模型：第二，不能很好地解决非线性、大滞后等问题。以精确数学模型为基础地经典控制理论和现代控制论在解决这些问题时遇到了极大地困难，而以语言规则模型(IF—THEN)为基础的模糊控制理论却是解决上述问题的有效途径和方法。国内现有的一些模糊设计方法大多存在不同缺点，而且真正把理论研究应用到实际系统的也较少。所以，深入研究在电加热炉系统控制中具体模糊控制设计理论是十分必要的。本文针对电加热炉这一控制对象，以ts．94—1型号的箱形电加热炉为参考对象，分别采用工业控制中普遍使用的PID控制、经常见到的模糊控制策略，如基本模糊控制，对其进行仿真实验，比较，并进行了理论分析。针对上述电加热炉控制中存在的问题，本文设计了双模糊控制器。双模糊控制器在参数自整定模糊控制理论的基础上，对比例因子进行调整，克服原算法复杂丽不实用的特点，根据电加热炉不同的工作状态采用不同的模糊控制器，提高了控制精度，改善了控制效果。本文把模糊控制与神经网络技术相结合，利用神经网络很强的学习能力和自适应能力，建立了自适应神经模糊推理系统。把不依赖精确数学模型的模糊控制系统与有价值的经验数据或参考模型相结合，弥补了模糊控制的不足，使模糊控制系统更能发挥其强大优势，控制效果理想。在实践应用方面，以电加热炉为控制对象，开发了89C51单片机模糊控制器，主要进行了硬件和软件的设计。
上传时间： 2013-10-28
上传用户：yuanwenjiao
I2C总线高频头控制程序(Keil C51程序 基于芯片tsA5522系列) /*I2C总线高频头控制Keil C51程序(PLL芯片为tsA5522系列) *///--------------------------------------------------------------------------//// 源程序大公开 //// (c) Copyright 2001－2003 xuwenjun //// All Rights Reserved //// V1.00 ////--------------------------------------------------------------------------////标 题: I2C总线高频头控制程序(PLL芯片为tsA5522系列) ////文件名: xwj_fi1256.c ////版 本: V1.00 ////修改人: 徐文军 E-mail:xuwenjun@21cn.com ////日 期: 06-02-26 首次公开 ////描 述: I2C总线高频头控制程序(PLL芯片为tsA5522系列) ////声 明: //// 以下代码仅免费提供给学习用途，但引用或修改后必须在文件中声明出处. //// 如用于商业用途请与作者联系. E-mail:xuwenjun@21cn.com //// 有问题请mailto xuwenjun@21cn.com 欢迎与我交流! ////--------------------------------------------------------------------------////老版本: 无 老版本文件名: ////创建人: 徐文军 E-mail:xuwenjun@21cn.com ////日 期: 06-02-26 ////描 述: ////--------------------------------------------------------------------------// /* 频率单位为KHz */#define FUENCY 38900 /* 中频频率 */#define PLLdataH(f) ((f+FUENCY)*16/1000/256) /* 频率数据高 第1字节*/#define PLLdataL(f) ((f+FUENCY)*16/1000%256) /* 频率数据低 第2字节*/#define PLLCON1 0x8e /* 控制字1 第3字节*/ /* 控制字2 第4字节*/#define PLLCON2(f) (((f)<(168000))?(0xa0):(((f)<(450000))?(0x90):(0x30)))#define PLLdata3(fchan) PLLdataH (fchan),PLLdataL (fchan),PLLCON2 (fchan)
上传时间： 2013-11-10
上传用户：nanfeicui
介绍了以PLC为控制单元，变频器为执行单元的控制系统及其在烟支输送储存系统中的应用，并给出了系统的组成、硬件的配置及具体的实现方法。关键词 : PLC 变频器输送储存系统 Ab str ac t;T hisp aperi ntroducest hec ontrols ystem whichc onsistso fP LCa ndf requencyc onvertera ndi ts application in the buffer conveyor for cigarettes. The system constitute, hardware disposal and realization method are also presented in detail.Keywords:PLC f requencyc onverter b ufferc onveyor
上传时间： 2013-10-22
上传用户：ouyang426
tsPTM是一种用于经济模型估算和模拟的完整语言。它是一个用于经济估算的世界标准。虽然tsP主要由经济学家开发并发展,但它的设计并没仅把它限制在经济领域。任何由相同变量的重复观测得到的数据,都可用tsP分析
上传时间： 2015-04-19
上传用户：脚趾头
Routine mar1psd: To compute the power spectum by AR-model parameters. Input parameters: ip : AR model order (integer) ep : White noise variance of model input (real) ts : Sample interval in seconds (real) a : Complex array of AR parameters a(0) to a(ip) Output parameters: psdr : Real array of power spectral density values psdi : Real work array in chapter 12
标签： parameters AR-model Routine mar1psd
上传时间： 2015-06-09
上传用户：playboys0
