用VHDL和verilog实现的四人抢答器
上传时间: 2015-11-15
上传用户:redmoons
用verilog实现了一个数字秒表的设计
上传时间: 2015-11-15
上传用户:小眼睛LSL
一个可以综合的Verilog 写的FIFO存储器 内附文档说明
上传时间: 2015-11-15
上传用户:Avoid98
8051的verilog实现,内附testbench,c语言调试程序
上传时间: 2014-01-02
上传用户:王楚楚
FIFO的verilog实现,内附testbench和文档说明
上传时间: 2013-12-24
上传用户:it男一枚
The human resources management system management system operatingprocedure, welcome everybody to evaluate after testing with the use
标签: management system operatingprocedure everybody
上传时间: 2014-01-11
上传用户:钓鳌牧马
The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) development. The IP cores are centered around a common on-chip bus, and use a coherent method for simulation and synthesis. The library is vendor independent, with support for different CAD tools and target technologies. A unique plug&play method is used to configure and connect the IP cores without the need to modify any global resources.
标签: system-on-chip integrated designed reusable
上传时间: 2015-11-17
上传用户:D&L37
该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助
上传时间: 2014-11-22
上传用户:3到15
uart串行口,用Verilog编写的.供大家参考
上传时间: 2013-12-15
上传用户:417313137
将16进制文件转换成RAM可读的文件,verilog语言编写
上传时间: 2013-12-02
上传用户:王者A