synopsys icc 使用参考脚本
标签： icc
上传时间： 2017-02-10
上传用户：xiexie57
本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。 Vivado软件相比于ISE的一大转变就是约束文件，ISE软件支持的是UCF(User Constraints File)，而Vivado软件转换到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(synopsys Design Constraints)标准，另外集成了Xilinx的一些约束标准，可以说这一转变是Xilinx向业界标准的靠拢。Altera从TimeQuest开始就一直使用SDC标准，这一改变，相信对于很多工程师来说是好事，两个平台之间的转换会更加容易些。
上传时间： 2018-07-13
上传用户：yalsim
synopsys' widely-used design constraints format, known as SDC, describes the "design intent" and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. SDC has been in use and evolving for more than 20 years, making it the most popular and proven format for describing design constraints. Essentially all synthesized designs use SDC and numerous EDA companies have translators that can read and process SDC.
上传时间： 2018-07-13
上传用户：yalsim
本文主要介绍如何在Wado设计套件中进行时序约束，原文出自 xilinx中文社区。1 Timing Constraints in Vivado-UCF to xdcVivado软件相比于sE的一大转变就是约束文件，5E软件支持的是UcF（User Constraints file，而 Vivado软件转换到了XDc（Xilinx Design Constraints）。XDC主要基于SDc（synopsys Design Constraints）标准，另外集成了Xinx的一些约束标准可以说这一转变是xinx向业界标准的靠拢。Altera从 TimeQuest开始就一直使用SDc标准，这一改变，相信对于很多工程师来说是好事，两个平台之间的转换会更加容易些。首先看一下业界标准SDc的原文介绍：synopsys widely-used design constraints format, known as sDc, describes the design intent"and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. sDc has been in use and evolving for more than 20 years, making it the most popular and proven format for describing design constraints. Essentially all synthesized designs use SDc and numerous EDa companies have translators that can read and process sDc
标签： vivado
上传时间： 2022-03-26
上传用户：
saber仿真软件是美国synopsys公司的一款EDA软件，被誉为全球最先进的系统仿真软件，是唯一的多技术、多领域的系统仿真产品，现已成为混合信号、混合技术设计和验证工具的业界标准，可用于电子、电力电子、机电一体化、机械、光电、光学、控制等不同类型系统构成的混合系统仿真，为复杂的混合信号设计与验证提供了一个功能强大的混合信号仿真器，兼容模拟、数字、控制量的混合仿真，可以解决从系统开发到详细设计验证等一系列问题。Saber仿真软件从2004年进入中国，迄今已有12年历史，但遗憾的是，至今任然没有一本比较系统全面讲解Saber仿真软件的书籍，最权威的是网上流传的04版synopsys公司的培训教程，此外就是各个论坛上零星的技术贴，这给使用者尤其是初学者带来许多困惑和不便，经常在论坛或讨论群中有使用者在问，这个参数适什么含义，如何设置，仿真出现这样的错误信息是什么问题造成的。虽然有时会有高手解答，但更多时候得不到答案。笔者在初学saber仿真软件时也和许多初学者一样深感困惑和痛苦，所以当感觉对该软件基本入门后，便想到与广大的电源工程师和初学者分享学习心得和体会，使初学者能尽快入门，对初级使用者能进一步提高软件的使用水平。
上传时间： 2022-03-29
上传用户：
synopsys 芯片开发环境搭建完整教程。
上传时间： 2022-06-10
上传用户：
GPIB为PC机与可编程仪器之间的连接系统定义了电气、机械、功能和软件特性。在自动测试领域中，GPIB通用接口是测试仪器常用的接口方式，具有一定的优势。通过GPIB组建自动测试系统方便且费用低廉。而GPIB控制芯片是自动测试系统中的关键芯片。目前，此类芯片只有国外少数公司生产，不仅价格昂贵，而且购买不便。因此，GPIB接口芯片的国产化、自主化对我国的自动测试产业具有重大的意义。本文通过对IEEE-488协议的理解与裁减，定义了一款包含具有讲者，听者，控者三个功能的GPIB接口控制规范。采用标准数字IC设计流程，对协议状态机化简后，进行了RTL级的Verilog编码设计，基于FPGA进行了原型验证。根据需要，对芯片的内部进行了时钟门控处理来降低功耗。采用芯片引脚复用和JTAG测试原理，对芯片内部增加了测试电路，方便了内部状态的测试，实现了可测试性设计。该芯片的工作时钟频率为8MHz，通过synopsys的工具DC对源代码进行了综合；使用PT对设计进行了静态时序分析；采用Cadence公司的Silicon Ensemble对综合后的网表进行了版图设计，对芯片内部的电源网络和时钟树做了特殊处理，在国外的某5V0.5/m标准数字单元库下进行了mapping，芯片规模10万门左右，裸片面积为1.5mm×1.7mm。
上传时间： 2022-06-25
上传用户：zhaiyawei
Sentaurus是synopsys公司的专门用于半导体器件制造工艺和电学特性仿真的EDA软件，可以给出掺杂、电势分布等物理特性。
上传时间： 2022-06-27
上传用户：
synopsys公司出品的hsim仿真工具，速度快精度低,含有详细教程及示例。
标签： hsim
上传时间： 2022-07-02
上传用户：gaoxianze
《集成电路设计制造中EDA工具实用教程》共17章，分为三个部分。第一部分介绍半导体工艺和半导体器件仿真工具，分别介绍了synopsys公司的TSUPREM4/MEDICI，ISE TCAD和Silvaco公司的Athena/Atlas等TCAD工具及其使用，并以ESD静电放电防护器件的设计及验证为实例介绍这些软件工具的应用。第二部分介绍了模拟集成电路设计工具的应用，辅以典型模拟IC电路的设计实例，以Cadence设计流程中的工具为主，同时也介绍了业界常用的synopsys的Hspice电路仿真工具和Mentor Graphics的Calibre版图验证工具。第三部分为数字集成电路的设计工具使用教程，分别介绍了用Matlab进行系统级验证、用ModelSim和NC-Verilog进行HDL描述和仿真、用Xilinx ISE进行EPGA验证设计、用synopsys的Design Compiler工具进行逻辑综合以及使用Cadence的SE和SOC Encounter进行IC后端设计等。最后介绍了可测性设计的基本概念和流程。
上传时间： 2022-07-16
上传用户：zhaiyawei
