Produce a Java program to calculate the value of π in two different methods proposed by Francois Vieta and John Wallis. Design and implement a super-class Estimation two sub-classes (FrancoisVieta and JohnWallis) and an application class.
标签： calculate different Francois proposed
上传时间： 2013-12-27
上传用户：84425894
RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前 对这16个数进行排序，从大到小放置在18到33的位置 求出前16个数的平均数，放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。 因为采用16位指令，有扩充的余地。
上传时间： 2013-11-29
上传用户：缥缈
各功能描述: 1. 当A为低电平时,AC-3灯点亮,即是AC-3的输入方式 当A为高电平时,STEREO灯点亮,即是STEREO的输入方式 2. 当STANDBY灯点亮时，为待机状态；此LED闪动时为MUTE状态,PT2258为静音状态,同时STANDBY为低电平 3. 各声道（FRONT，SUB，REAR，CENT）其微调音量调节+/-5dB；音量调节从01~80dB 4. 面板无任何按键,均为遥控器控制 5. 刚开机时为待机状态，开机时音量为50dB状态,各微调为0dB, 6. 按遥控器的REST键后,系统为开机时状态， 7. PT2258音量衰减共80DB,按遥控器每按一次衰减1dB,
上传时间： 2016-12-30
上传用户：VRMMO
用jAVA实现的一个CPU32位的指令代码，虽然简单点实现move,add,sub id,num等指令，但有比较好的参考学习
上传时间： 2017-01-04
上传用户：450976175
使用PERL写关于CGI界面程序，本源码主要是一些SUB方法。
上传时间： 2017-01-05
上传用户：lacsx
Simulation of a transmitter implementing the OFDM transmission chain with QPSK modulation on each sub-carrier
标签： implementing transmission transmitter Simulation
上传时间： 2013-12-20
上传用户：15071087253
用双向链表实现任意位数的正负整数或小数的加法、减法和乘法运算以及对文件的相关操作。 文件说明： 给定的文件a*.txt为第一个数，b*.txt为第二个数，要求加法产生的结果存储在add*.txt中，减法产生的结果存储在sub*.txt中，乘法产生的结果存储在mult*.txt中，*为对应的一组数据。
上传时间： 2014-01-09
上传用户：zhouchang199
多媒体5.1声道遥控功放全套方案(原理图+制作元件参数全套)各功能描述: 1. 当A为低电平时,AC-3灯点亮,即是AC-3的输入方式 当A为高电平时,STEREO灯点亮,即是STEREO的输入方式 2. 当STANDBY灯点亮时，为待机状态；此LED闪动时为MUTE状态,PT2258为静音状态,同时STANDBY为低电平 3. 各声道（FRONT，SUB，REAR，CENT）其微调音量调节+/-5dB；音量调节从01~80dB 4. 面板无任何按键,均为遥控器控制 5. 刚开机时为待机状态，开机时音量为50dB状态,各微调为0dB, 6. 按遥控器的REST键后,系统为开机时状态， 7. PT2258音量衰减共80DB,按遥控器每按一次衰减1dB,
上传时间： 2017-02-21
上传用户：黄华强
spoj CCOST . Usage of a 2 dimensional fenwick tree.Querying (log(n)^2) a 2 dimensional matrix for sub sum and updating a cell in O(logn)
标签： dimensional Querying fenwick matrix
上传时间： 2017-03-02
上传用户：chfanjiang
Stereo-Vision circuit description, Aug 2002, Ahmad Darabiha This design contains four top level circuits: sv_chip0.vhd, sv_chip1.vhd, sv_chip2.vhd and sv_chip3.vhd each of them built by one Virtex2000E fpga chip. This design is hierarchical and the sub-circuits can be used as smaller benchmarks.
标签： Stereo-Vision description Darabiha contains
上传时间： 2017-03-19
上传用户：comua
