15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay栏.
上传时间： 2013-10-08
上传用户：王庆才
Quartus_II_11.0_x86破解器下载方法： 首先安装Quartus II 11.0软件（默认是32/64-Bit一起安装)： 用Quartus_II_11.0_x86破解器(内部版).exe破解C:\altera\11.0\quartus\bin下的sys_cpt.dll文件（运行Quartus_II_11.0_x86破解器(内部版).exe后,直接点击“应用补丁”，如果出现“未找到该文件。搜索该文件吗？”，点击“是”，（如果直接把该破解器Copy到C:\altera\11.0\quartus\bin下，就不会出现这个对话框，而是直接开始破解！）然后选中sys_cpt.dll，点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\11.0\quartus\bin下）。 把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 11.0的Tools菜单下选择License setup，下面就有NIC ID)。 在Quartus II 11.0的Tools菜单下选择License setup，然后选择License file，最后点击OK。 注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。 此软件已经通过了诺顿测试，在其它某些杀毒软件下，也许被误认为是“病毒”，这是杀毒软件智能化程度不够的原因，所以只能暂时关闭之。
标签： Quartus_II 11.0 86 破解
上传时间： 2013-11-01
上传用户：hebmuljb
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
上传时间： 2013-11-05
上传用户：VRMMO
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:setuppadsstacks
上传时间： 2013-10-22
上传用户：pei5
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC setup窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2013-10-07
上传用户：comer1123
在Protel2004中进行PCB的完备的CAM输出。首先，我们可以输出的gerber文件， 操作如下：1：画好PCB后，在PCB 的文件环境中，左键点击File\Fabrication Outputs\Gerber Files,进入Gerber setup 界面
上传时间： 2013-10-14
上传用户：aeiouetla
一款好用的串口调试软件
上传时间： 2013-11-30
上传用户：muhongqing
AVR单片机编译器
上传时间： 2013-10-20
上传用户：1142895891
CX-Programmer是针对Omron PLC的Windows程序支持工具.CX-Programmer是一款很容易对Omron PLC进行创建,监控和在线编辑程序的软件. 欧姆龙PLC编程软件CX-Programmer7.1 简体中文版共包括五个部份。 欧姆龙PLC编程软件CX-Programmer7.1 简体中文版安装步骤： 1、CX-Programmer7.1共包括五个部份，请一起解压，然后点击setup.exe文件开始安装 2、按照步骤点击下一步，安装完成后就可以打开。此款软件是简体中文版 注意事项： 用户必须根据操作手册描述的性能规格使用该产品.在手册描述以外的环境下使用该产品,或是将该产品应用到核控制系统,铁路系统,航空系统,交通工具,燃烧系统,医疗设备,娱乐器械,安全设备,及其它因使用不当,而对生命和财产可能有严重影响的系统、机械和设备之前,请先咨询您的OMRON代销商.以确定产品的额定值和性能特性对系统、机械、设备有充足的余量，并且确定提供的系统、机械和设备具有双重保护机制. 手册提供了关于该产品的编程和操作信息.请在使用本产品前,一定要阅读手册,并将手册放在身边,以备操作过程中参考. 单个PLC或所有PLC必须在指定的环境下,用做指定的用途,特别是那些直接或间接影响人身安全的应用.这一点是十分重要的.在将PLC系统应用到以上提及的应用场合之前,请务必咨询您的OMRON代理商. 相关资料： 欧姆龙plc编程软件使用手册
标签： CX-Programmer PLC 7.1 欧姆龙
上传时间： 2013-10-24
上传用户：teddysha
单片机的开发软件
标签： NOT-setup-CHINESE STC-ISP-V 4.83 单片机
上传时间： 2013-10-29
上传用户：独来独往
