基于FPGA的serdes接口设计与实现
上传时间： 2022-07-08
上传用户：得之我幸78
This application note describes a reference system which illustrates how to build an embeddedPowerPC® system using the Xilinx 1-Gigabit Ethernet Media Access Controller processor core.This system has the PLB_Gemac configured to use Scatter/Gather Direct Memory Access andthe Serializer/Deserializer (SerDes) interface. This application note describes how to set up thespecific clocking structure required for the SerDes interface and the constraints to be added tothe UCF file. This reference system is complete with a standalone software application to testsome of the main features of this core, including access to registers, DMA capabilities, transmitand receive in loopback mode. This reference system is targeted for the ML300 evaluationboard.
上传时间： 2013-11-01
上传用户：truth12
随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。新研发单板上高速Serdes信号速率高达2.45G，一些时钟信号上升/下降沿达到400ps左右，必然需要测量Serdes信号的眼图、抖动，在这里总结一些测试经验和注意事项。UBPG1单板上有如下几种高速数据SERDES信号：1. GE serdes接口(SGMII接口标准)2. AIF serdes接口(CPRI接口标准)3. IQ serdes接口(类CPRI接口标准，自定义帧格式)4. 光口 serdes接口(CPRI接口标准)对于SERDES信号，其信号电气特性由IEEE协议规定，在协议中会给出相应的眼图测试模板及抖动指标，部分芯片厂家会在DATASHEET中给出单独的眼图测试模板及抖动指标（一般会比协议要求的更宽松）。UBPG1单板上的serdes接口按电气特性分有两种，一种是SGMII接口（用1000-BASE-CX模板，IEEE协议39节）；一种是CPRI接口（用XAUI模板，IEEE协议49节）。
上传时间： 2022-06-30
上传用户：
FPGA之间的LVDS传输，采用serdes接口，传输速率达到400m
上传时间： 2013-08-09
上传用户：hoperingcong
FPGA之间的LVDS传输，采用serdes接口，传输速率达到400m
上传时间： 2017-05-16
上传用户：123啊
LVDS、xECL、CML（低电压差分信号传输、发射级耦合逻辑、电流模式逻辑）………4多点式低电压差分信号传输(M-LVDS) ……………………………………………………8数字隔离器 ………………………………………………………………………………10RS-485/422 …………………………………………………………………………………11RS-232………………………………………………………………………………………13UART（通用异步收发机）…………………………………………………………………16CAN（控制器局域网）……………………………………………………………………18FlatLinkTM 3G ………………………………………………………………………………19SerDes（串行G 比特收发机及LVDS）……………………………………………………20DVI（数字视频接口）/PanelBusTM ………………………………………………………22TMDS（最小化传输差分信号） …………………………………………………………24USB 集线器控制器及外设器件 …………………………………………………………25USB 接口保护 ……………………………………………………………………………26USB 电源管理 ……………………………………………………………………………27PCI Express® ………………………………………………………………………………29PCI 桥接器 …………………………………………………………………………………33卡总线 (CardBus) 电源开关 ………………………………………………………………341394 (FireWire®, 火线®) ……………………………………………………………………36GTLP (Gunning Transceiver Logic Plus，体效应收发机逻辑+) ………………………………39VME（Versa Module Eurocard）总线 ………………………………………………………41时钟分配电路 ……………………………………………………………………………42交叉参考指南 ……………………………………………………………………………43器件索引 …………………………………………………………………………………47技术支持 …………………………………………………………………………………48 德州仪器（TI）为您提供了完备的接口解决方案，使得您的产品别具一格，并加速了产品面市。凭借着在高速、复合信号电路、系统级芯片 (system-on-a-chip ) 集成以及先进的产品开发工艺方面的技术专长，我们将能为您提供硅芯片、支持工具、软件和技术文档，使您能够按时的完成并将最佳的产品推向市场，同时占据一个具有竞争力的价格。本选择指南为您提供与下列器件系列有关的设计考虑因素、技术概述、产品组合图示、参数表以及资源信息：
上传时间： 2013-10-21
上传用户：Jerry_Chow
现代通信技术朝着高速、精确的方向发展,尤其是高速串行通信,逐渐成为通信技术的主流,在各行各业扮演着极其重要的角色,文中简述了高速I/O的相关技术,如SERDES (串行器/解串器)技术、8B /10B编码、COMMA字符、预加重等,并列举了具有代表性的Xilinx公司的FPGA产品,展示了Rocket IO技术的实际应用。关键词:高速I/O接口; SERDES;预加重
标签： 接口技术
上传时间： 2013-11-23
上传用户：子虚乌有
MII接口1转2处理，可以实现在serdes上方便传输MII。
上传时间： 2016-05-23
上传用户：xwd2010
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。随着对信息流量需求的不断增长，传统并行接口技术成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——SERDES正在取代传统并行总线而成为高速接口技术的主流。本文阐述了介绍SERDES的架构、关键技术、SERDES硬件设计要点以及测试方法。
上传时间： 2022-06-30
上传用户：
Matlab应用程序接口用户指南
上传时间： 2013-05-15
上传用户：eeworm
