verilog 代码，读写SDRAM 不带仿真，需要自己编写测试文件
上传时间： 2013-08-13
上传用户：zh_901
Altera cyclone ep1c6对sram idt71系列的读写时序控制
上传时间： 2013-08-16
上传用户：13681659100
基于QUARTUSII软件 实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信\r\n所用语言位verilog HDL
标签： QUARTUSII CYCLONE ATERA FPGA
上传时间： 2013-08-20
上传用户：it男一枚
基于 MAXII 的CPLD 对mobil dram 的读写操作，内带源码和测试激励文件
上传时间： 2013-08-22
上传用户：luopoguixiong
基于 MAXII CPLD的对Compact_Flash的读写，擦出操作，内附测试激励文件
标签： Compact_Flash MAXII CPLD 读写
上传时间： 2013-08-22
上传用户：vodssv
基于MAXII CPLD的对1602字符型液晶进行读写操作，其中使用了一个CFI的IP核
上传时间： 2013-08-23
上传用户：yeling1919
这是一个用C语言写的SPI读写FPGA的典型代码，具有一定的参照开发价值
上传时间： 2013-09-03
上传用户：hzy5825468
使用单片机模拟I2C时序对24c02进行读写,通过proteus仿真对数据进行分析.\r\n\r\n有仿真图片
上传时间： 2013-09-29
上传用户：lalalal
RAM读写时序实验
上传时间： 2013-10-19
上传用户：zzbbqq99n
AVR TWI读写读写范例
上传时间： 2013-10-26
上传用户：libenshu01
