RS译码器源码
上传时间： 2013-12-26
上传用户：frank1234
基于rs-232的通讯程序源码，简单但很好用。
上传时间： 2016-07-06
上传用户：R50974
精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
上传时间： 2013-12-20
上传用户：独孤求源
RS[255,223]纠错码verilog源码，包含编码和解码模块，以及testbench等。
上传时间： 2014-01-01
上传用户：海陆空653
对JPEG2000压缩编码后的码流文件用matlab进行RS信道编码，再BSC信道仿真，RS解码，计算PSNR
上传时间： 2014-12-05
上传用户：xinzhch
rs 短码的软迭代译码，提供给大家，具有参考价值
上传时间： 2013-12-29
上传用户：yyyyyyyyyy
本论文依据IEEE802.16a物理层对RS-CC码的参数要求，研究了RS-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的求解采用无求逆单元，并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA)；CC译码器由采用模归一化路径度量的全并行的“加比选(ACS)”模块和具有脉动阵列结构的幸存路径回溯模块组成。 在实现RS-CC译码器的过程中，分别从算法上和根据FPGA的结构特点上，对译码器做了一些优化工作，降低了硬件资源占有率和提高了译码速度。 此外，还搭建了以Xilinx公司40万等效门的FPGASpartan-Ⅲ400-4PQ208为主体，以Cypress公司的USB2.0芯片CY7C68013为高速数据接口的硬件试验平台，并在此试验平台上实现了文中的高速RS-CC编译码系统。
上传时间： 2013-06-03
上传用户：lx9076
·【原 书 名】 Visual Basic与RS-232串列通信控制最新版 【原出版社】 文魁资讯股份有限公司 【作 者】范逸之 陈立元 [同作者作品] 【出 版 社】 清华大学出版社 【书 号】 7900643060 【出版日期】 2002 年6月 【开 本】 16开 【页 码】 360 &
上传时间： 2013-07-25
上传用户：juyuantwo
研究基于IP 无线网络中精细粒度可伸缩性( FGS) 视频的传输。基于包交换的IP 无线网络通常由两段链路组成: 有线链路和无线链路。为了处理这种混合网络中不同类型数据包的丢失情况, 对FGS 视频增强层数据运用了一个具有比特平面间不平等差错保护(BPUEP) 的多乘积码前向纠错(MPFEC) 方案进行信道编码。对FGS 增强层每一个比特平面(BP) , 在传输层, 采用里德—索罗蒙码(RS) 提供比特平面间的保护; 而在链路层, 则运用循环冗余校验码(CRC) 串联率兼容穿孔卷积码(RCPC) 提供数据包内保护。还提出了一个率失真优化的信源—信道联合编码的码率配置方案, 仿真结果显示出该方案在提高接收端视频质量方面的优势。
上传时间： 2013-11-14
上传用户：1234567890qqq
三菱FX-PLC 的通讯协议参考(含有源码):三菱FX 系列PLC 专用协议通信指令一览FX 系列PLC 专用协议通信指令一览以下将详细列出PLC 专用协议通信的指令指令 注释BR 以1 点为单位，读出位元件的状态WR 以16 点为单位，读出位元件的状态，或以1 字为单位读出字元件的值BW 以1 点为单位，写入位元件的状态WW 以16 点为单位，写入位元件的状态或以1 字为单位写入值到字元件BT 以1 点为单位，SET/RESET 位元件WT 以16 点为单位，SET/RESET 位元件，或写入值到字元件RR 控制PLC 运行RUNRS 控制PLC 停止STOPPC 读出PLC 设备类型TT 连接测试注：位元件包括X,Y,M,S 以及T,C 的线圈等字元件包括D,T,C,KnX,KnY,KnM 等。
上传时间： 2015-01-02
上传用户：gdgzhym
