usb2.0的IP核，可在quartusII或MaxPlusII环境下实现编译和生成ip核
标签： usb 2.0 IP核
上传时间： 2014-01-05
上传用户：duoshen1989
这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件，可在quartusII或MaxplisII下综合和仿真，并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测，同时还可以实现其它的图像模块化处理算法，例如高斯滤波，平滑等。
标签： 256 sobel vhd 编写
上传时间： 2015-11-11
上传用户：古谷仁美
用VHDL开发的棒球游戏，可以在quartusII环境下编译，适用于各种FPGA开发板。
标签： VHDL
上传时间： 2014-08-15
上传用户：hjshhyy
程序在报告中，要 用quartusII运行，注意从word到运行环境中，可能有个别符号不兼容，重新在运行环境中输入那些符号就可以了
标签： 程序 报告
上传时间： 2013-12-23
上传用户：hj_18
上传时间： 2013-12-17
上传用户：hzy5825468
altera的ip核， 添加后，在quartusII中可以轻松实现对i2c的控制，是fpga开发人员的必备工具之一。
标签： altera
上传时间： 2014-01-24
上传用户：dbs012280
用vhdl语言编写的基于fpga的波形发生器，使用了quartusII程序。可以在1602液晶显示器上显示目前的波形种类。产生的波形分别是正弦波，三角波，锯齿波和方波。
标签： vhdl fpga 语言 编写
上传时间： 2015-12-17
上传用户：zhichenglu
该系统加入了led屏的硬件控制器，以niosII为系统核心，以quartusII为平台，实现了sopc系统，可进行led屏的全彩控制。
标签： led 硬件 控制器
上传时间： 2013-12-18
上传用户：BIBI
DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程，正弦信号发生器完整的设计过程，以及使用Matlab、quartusII\modelsim详细的仿真过程。
标签： Builder DSP Matlab 设计流程
上传时间： 2013-12-24
上传用户：nanfeicui
verilog源代码，quartusII工程。程序实现VGA时序。控制VGA显示器输出图形。在quartusII中客直接运行，
标签： verilog 源代码
上传时间： 2013-12-19
上传用户：李梦晗
