FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用，验证通过，工程环境为Altera quartus ii
上传时间： 2014-01-09
上传用户：Altman
利用Nios Ⅱ软核处理器，以Altera公司的UP3开发板为硬件平台，以quartus ii、Quartus ID为软件开发平台，设计一个电子钟，实现下列系统功能： （1）在液晶屏上显示时间、日期、状态提示； （2）利用4个按键对时间（时分秒）、日期（年月日）进行设置； （3）利用一个LED灯指示当前设置状态；
上传时间： 2014-01-10
上传用户：cx111111
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 quartus ii 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。
上传时间： 2016-10-04
上传用户：Yukiseop
上传一份cpld 开发工具，quartus ii 中文教程.pdf，供学习参考。
上传时间： 2013-12-18
上传用户：tyler
数字波形存储器VHDL源码，基于quartus ii开发。
上传时间： 2013-12-23
上传用户：牛布牛
给出了数字跑表的源代码，设计了分频模块，实现了真实的时间计数，通过这个工程的训练，能更好的了解quartus ii数字电路开发的过程。
上传时间： 2013-11-30
上传用户：lvzhr
本文介绍的是一个具体的例子，给出了借助quartus ii 7.2和Nios II 7.2 IDE实现跑马灯实验的整个流程。
标签：
上传时间： 2014-12-03
上传用户：tyler
该编辑器既可以编辑图表模块，又可以编辑原理图 ! 图表模块编辑是主要的顶层设计的主要方法 ! 原理图编辑是传统的设计输入方法 ! 用户可以利用加入quartus ii 提供的LPMs，宏功能等涵数 以及用户自己的库涵数来设计 ! 提供“智能”的模块链接和映射
上传时间： 2014-01-16
上传用户：yulg
dds正弦可控发生计全结果 用到matlab，dsp，quartus ii 6.0软件
上传时间： 2017-01-23
上传用户：chongcongying
此乃VGA驱动的详细源码，并配有PLL。使用quartus ii 开发。
上传时间： 2013-12-07
上传用户：koulian
