lpc2103串口发送数据。使用外部11.0592MHz晶振，不使用PLL，Fpclk = 1/4 Fcclk。
上传时间： 2016-04-02
上传用户：
Fast settling-time added to the already conflicting requirements of narrow channel spacing and low phase noise lead to Fractional4 divider techniques for PLL synthesizers. We analyze discrete "beat-note spurious levels from arbitrary modulus divide sequences including those from classic accumulator methods.
标签： settling-time requirements conflicting already
上传时间： 2016-04-14
上传用户：liansi
附件里的代码，里面有详细过程说明： Phasell.m pll.m
上传时间： 2014-01-20
上传用户：semi1981
MIT的一个数字频综源代码，包括cadence的，CPPSIM（MIT做的PLL的设计软件）
上传时间： 2014-01-21
上传用户：rocwangdp
电压控制LC振荡器，采用凌阳十六位单片机SPCE061A完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术，由SPCE061A实现对PLL数字频率合成器的控制。此程序基于凌阳十六位单片机SPCE061A的u nSP IDE开发环境。
上传时间： 2016-05-06
上传用户：问题问题
三星ARM9-2410例程，包括PLL,SDARM,FLASH等的初始化程序
上传时间： 2013-12-29
上传用户：cainaifa
一种方便的全数字时钟频率转换电路设计，不使用PLL，转换档位多，资源占用少。
上传时间： 2013-12-19
上传用户：a3318966
sbsram的测试程序，包含6713的emif和pll配置，开发环境为CCS
上传时间： 2016-07-17
上传用户：jqy_china
This project allows you to learn communication systems in greater depth. It contains the Simulink files (*.mdl) which are block design files of various communication systems such as AM, DSB-SC, FM, PLL, Data Acquisition, Digital Data Transmission, PCM and Delta Modulation. The idea here is to implement experiments of a traditional communication lab using Simulink. Most of the block diagrams are self explanatory. More information on the systems and their implementation can be found in the word documents included in the lab directories
标签： communication Simulink contains project
上传时间： 2013-12-09
上传用户：lz4v4
DSP启动时接口配置文件，包括DDR，Pll，GPIO等部分
上传时间： 2016-08-10
上传用户：731140412
