虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

phy

  • (6层)S3C2410A 核心板硬件原理图+PCB设计文件

    S3C2410A_核心板硬件,采用6层板设计,ARM9处理器选用三星中的S3C2410A芯片,DDREAM选用K4S561632D-TC/L75,NOR FLASH选用SST39VF1601/1602,NAND FLASH选用K9F2808U0C-YCB0/YIB0, 网口phy芯片选用CS8900A,Protel 99se 设计的项目工程文件,包括原理图及PCB印制板图,可用Protel或 Altium Designer(AD)软件打开或修改,都已经制板在实际项目中使用,可作为你产品设计的参考。

    标签: s3c2410a pcb设计

    上传时间: 2022-05-17

    上传用户:d1997wayne

  • Verilog实现千兆以太网传输

    本实验将实现 FPGA 芯片和 PC 之间进行千兆以太网数据通信, 通信协议采用 Ethernet  UDP 通信协议。 FPGA 通过 GMII 总线和开发板上的 Gigabit phy 芯片通信, Gigabit phy芯片把数据通过网线发给 PC

    标签: verilog 以太网

    上传时间: 2022-06-03

    上传用户:得之我幸78

  • DP83848C原理图

    这个是STM32配合DP83848进行网络通信的原理图,实用的是RMII接口,这个DP83848近乎是所有官方例程所使用和推荐的为网络通信(phy)芯片,有想要多方面参考原理图设计可可以下载看看

    标签: dp83848c 原理图

    上传时间: 2022-06-05

    上传用户:

  • 致象尔微TG401数据手册

    特点:o ARM® Cortex®-M4 CPU 平台o 高达150MHz 的高性能Cortex®-M4 处理器o 集成FPU 和MPUo 内存o 512KB 片上SRAMo 2KB 至512KB 可编程保持存储区o 闪存o 1MB 集成闪存o 原地执行NOR 闪存接口,在闪存中执行时接近0 等待状态o 供电和复位管理系统o 片上稳压器,支持1.7V-3.6V 输入o 上电复位(POR)o 时钟管理o 10-30MHz 晶体振荡器o 内部16MHz RCo 32kHz 晶体振荡器o 内部32kHz RCo 具有可编程输出频率的低功耗PLLo 通用DMA:具有硬件流控制的8 通道DMA 控制器o 安全o 使用TRNG(真随机数发生器)的简单加密引擎o 定时器/计数器o 1x 系统节拍定时器o 4x 32 位定时器o 1x 看门狗定时器o 功耗(待确认)o 满载:待定uA/MHz @ 25°Co 运行:待定uA /MHz @ 25°Co 停止:待定@ 25°Co 保留:待定@ 25°C,32kB 保留存储器o 待机:待定@ 25°C,内部32kHz RCo 12 位逐次逼近寄存器(SAR)ADCo 每秒最多2M 样本o 可通过8:1 多路复用器选择输入o 1 个带有集成phy 的USB 2.0 高速双角色端口o 两个SD / SDIO 主机接口o SD/SDIO 2.0 模式:时钟高达50MHzo LCD 控制器o 分辨率高达480x320o 6800 和8080 异步模式(8 位)o JTAG 调试功能o 3 个PWM(6 个输出),3 个捕捉和3 个QEP 模块o 4x UART,带有HW 流控制,最高可达4Mbpso 3x I2C,支持Fast Mode+(1000kbps)o 2x I2S 接口o 3x SPI 主器件高达25MHz,1x SPI 从器件高达10MHzo 32 个GPIOo 68 引脚QFN 封装o 温度范围:-40 至85°C4.1 带FPU 内核的ARM®CORTEX®-M4带有FPU 处理器的ARM®Cortex®-M4 是一款32 位RISC 处理器,具有出色的代码和功率效率。它支持一组DSP 指令,以允许高效执行信号处理算法,非常适合于可穿戴和其他嵌入式市场。集成的单精度FPU(浮点单元)便于重用第三方库,从而缩短开发时间。内部内存保护单元(MPU)用于管理对内的访问,以防止一个任务意外破坏另一个活动任务使用的内存。集成紧密耦合的嵌套向量中断控制器,提供多达16 个优先级。4.2 系统内存Bock 包含512kB 零等待状态SRAM,非常适合于当今算法日益增长的需求。同时,内存被细分为更小的区,从而可以单独地关闭以降低功耗。4.3 闪存和XIP 单元提供1MB 的集成NOR 闪存,以支持CPU 直接执行。为了提高性能,XIP 单元具有集成的缓存系统。缓冲内存与系统内存共享。与从系统内存运行性能相比,XIP 单元使得许多应用程序的运行接近100%。4.4 ROM集成ROM 固件包含通过NOR 闪存正常引导所需的引导加载程序,支持用于批量生产的闪存编程,还包括用于调试目的的UART 和USB 启动功能。

    标签: tg401

    上传时间: 2022-06-06

    上传用户:qdxqdxqdxqdx

  • 基于Realtek RTL9047AA 的车用 7端口网路交换器方案

    RTL9047A 为车用乙太网single chip 交换机方案,如下图port0~port3 总共提供4ports 100BASE-T1,不用外挂phy可节省cost 及PCB空间;port4为 selection port可选择设定100BASE-T1或SGMII,其SGMII个外接CPU或对接相同型号switch做cascade扩充;port5为 selection port可选择设定传统100base-TX FE phy, SGMII或 RGMII/MII/RMII,其100base-TX 界面作为车载Diagnostic界面;port6为RGMII/MII/RMII 界面,可用来外接CPU或扩充网路界面等应用。

    标签: realtek rtl9047aa

    上传时间: 2022-06-07

    上传用户:

  • datasheet

    DM9161规格书,phy芯片,用于以太网

    标签: datasheet

    上传时间: 2022-06-09

    上传用户:15371038988

  • MIPI D-phy Specification

    MIPI_D-phy_Specification

    标签: mipi D-phy

    上传时间: 2022-06-11

    上传用户:

  • LoRa技术问题解答(汇总)

    前几天AUGTEK 发表了《LoRa 技术, 你来问, 我来答》上下两部分,考虑到这一部分内容是对《LoRa 科普》很好的补充,故整合发布。感兴趣的盆友可以多关注菜单栏,如果有新的LoRa 技术提问,小编会及时整合更新。鉴于LoRaWAN Server 是LoRaWAN 网络框架中是比较重要的一环,且目前全球仅有少数几家产商能够提供,小编将在下篇新文章中为大家重点介绍。1. 什么是LoRa?LoRa 是低功耗广域网通信技术中的一种,是Semtech 公司采用和推广的一种基于扩频技术的超远距离无线传输技术, 是Semtech 射频部分产生的一种独特的调制格式。LoRa 射频部分的核心芯片是SX1276 和SX1278。这类芯片集成规模小、效率高, 为LoRa 无线模块带来高接收灵敏度。而网关芯片则采用的是集成度更高、信道数更多的SX1301。用SX1301 作为核心开发出的LoRa 网关,可以与许许多多的LoRa 模块构成多节点的复杂的物联网自组网。2. LoRa是扩频技术吗? LoRa 是一种扩频技术,但它不是直接序列扩频。直接序列扩频通过调制载波芯片来传输更多的频谱,从而提高编码增益。而LoRa 调制与多状态FSK 调制类似,使用未调制载波来进行线性调频,使能量分散到更广泛的频段。3. LoRa 是Mesh 网络、点对点传输还是星形网络? LoRa调制技术本身是一个物理层( phy layer )协议,能被用在几乎所有的网络技术中。Mesh 网络虽然扩展了网络覆盖的范围,但是却牺牲了网络容量、同步开销、电池使用寿命。随着LoRa 技术链路预算和覆盖距离的同时提升, Mesh 网络已不再适合,故采用星形的组网方式来优化网络结构、延长电池寿命、简化安装。LoRa 网关和模块间以星形网方式组网,而LoRa 模块间理论上可以以点对点轮询的方式组网,当然点对点轮询效率要远远低于星形网

    标签: lora

    上传时间: 2022-06-19

    上传用户:

  • SPI-4.2协议详解

    1. 文档概述1.1. 文档目的本文档描述对SPI-4.2 协议的理解,从浅入深地详细讲解规范。1.2. SPI-4.2 简介SPI-4.2 协议的全称为System Packet Interface ,可译为“系统包接口” 。该协议由OIF( Optical Internetwoking Forum )创建,用于规定10Gbps 带宽应用下的物理层( phy)和链路层( Link )之间的接口标准。SPI-4.2 是一个支持多通道的包或信元传输的接口,主要应用于OC-192 ATM 或PoS 的带宽汇聚、及10G 以太网应用中。1.3. 参考资料1) SPI-4.2 协议的标准文档。2) 中兴公司对SPI-4.2 协议文档的翻译稿。2. SPI-4.2 协议2.1. SPI-4.2 系统参考模型图 1 SPI-4.2 系统参考模型图X:\ 学习笔记\SPI-4.2 协议详解.doc - 1 - 创建时间: 2011-5-27 21:53:00田园风光书屋NB0005 v1.1 SPI-4.2 协议详解SPI-4.2 是一种物理层和链路层之间的支持多通道的数据包传输协议,其系统参考模型如上图所示,从链路层至物理层的数据方向,称为“发送”方向,从物理层至链路层的数据方向,称为“接收”方向。在两个方向上,都存在着流控机制。值得注意的是, SPI-4.2 是一种支持多通道( Port)的传输协议。一个通道,指接收或发送方向上,相互传输数据的一对关联的实体。有很多对关联的实体,即很多个通道,都在同时传输数据,它们可复用SPI 总线。最多可支持256 个通道。例如OC-192 的192 个STS-1 通道,快速以太网中的100 个通道等, 各个通道的数据都可以相互独立地复用在SPI总线上传输。

    标签: SPI-4.2协议

    上传时间: 2022-06-19

    上传用户:

  • 基于有蓝牙共存情况下的WiFi射频模块设计

    移动通信网络由于带宽和技术的限制,远远不能满足人们不断高涨的无线上网需求。Wi-Fi作为无线接入技术MLAN的主流标准口益成熟,它能够随时随地高速连接到Internet,极大地满足了用户对无线上网需求,受到消费者的青睐。因而越来越多的移动终端都集成了Wi-Fi功能,Wi-Fi和蓝牙样成为移动终端的标配。随之而来的是wi-Fi和蓝牙都工作在2.4CHZz ISM频段而引发的互相 扰问题,导致数据吞吐量下降,语音质量恶化失真,极端状况下甚至导致链路断开而不能正常工作。因此,必须寻求有效的措施和方法,实现两种技术在近距离的和谐共存,这已成为非常迫切的技术需要,也成为人们研究的一个热点和难点。近距离WiFi和蓝牙互相1扰的问题,目前已经形成了非常多的有效解决机制,包括基于Wi-Fi的PTA(Packet Traffic Arbitration)、AWMA(Alternating Wireless Medium Access)和DSE(Deterministic Spectral Excision),其中PTA和AWMA机制在Wi-Fi側MAC层实现,通过协调Wi-Fi和蓝牙的帧发射时间来避免相互干扰:而DSE是在Wi-Fi侧物理层phy实现,通过一个可编程带阻滤波器(Notch Filter)来阻止来白蓝牙的窄带干扰。还有基于蓝牙侧的AFH(Adaptive Frequency Hopping),它通过跳频,自动避开被干扰的频点,从而大大提高了蓝牙传输性能。

    标签: 蓝牙共存 wifi 射频模块

    上传时间: 2022-06-20

    上传用户:zhanglei193