【资源描述】:在VC709上跑pcie X8例程，RedHat Linux 。发现官方例程的驱动有些地方不适应于新版Linux了，做了一点修改，同时分享一下心得：首先pcie例程一定要固化，并且一定要在服务器上电之前给VC709上电，否则用lspci命令是看不到VC709被系统识别的！！！！
上传时间： 2022-06-17
上传用户：
pcie 3.0标准，学习使用，工具书
标签： pcie
上传时间： 2022-06-19
上传用户：默默
广东工业大学硕士学位论文 (工学硕士) 基于FPGA的pcie数据采集卡设计数据采集处理技术与传感器技术、信号处理技术和PC机技术共同构成检测 技术的基础，其中数据采集处理技术作为实现自动化检测的前提，在整个数字化 系统中处于尤为重要的地位。对于核磁共振这样复杂的系统设备，实现自动化测 试显得尤为必要，又因为核磁共振成像系统的特殊性，对数据的采集有特殊要求， 需要根据各种脉冲序列的不同要求设置采样点数和采样间隔，根据待采信号的不 同带宽来设置采样率，将系统成像的数据采集下来进行处理，最后重建图像和显 示。因此本文基于现有的采集技术开发专门应用于核磁共振成像的数据采集卡。 该采集卡从软件与硬件两个方面对基于FPGA的pcie数据采集卡进行了研 究，并完成了实物设计。软件方面以FPGA为核心芯片完成数据采集卡的接口控 制以及数据处理。通过Altera的GXB IP核对数据进行捕捉，同时根据实际需要 设计了传输协议，由数据处理模块将捕捉到的数据通过CIC滤波器进行抽取滤 波，然后将信号存入DDR2 SDRAM存储芯片中。在传输接口设计上采用pcie 总线接口的数据传输模式，并利用FPGA的IP核资源完成接口的逻辑控制。 硬件部分分为FPGA外围配置电路、DDR2接口电路、pcie接口电路等模 块。该采集卡硬件系统由Flash对FPGA进行初始化，通过FPGA配置pcie总 线，根据FPGA中pcie通道引脚的要求进行布局布线。DDR2接口电路模块依 据DDR2芯片驱动和接收端的电平标准、端接方式确定DDR2与FPGA之间通 信的各信号走线。针对各个模块接口电路的特点分别进行眼图测试，分析了板卡 的通信质量，对整个原理图布局进行了设计优化。 通过测试，该数据采集卡实现了通过CPLD对FPGA进行加载，并在FPGA 内部实现了抽取滤波等高速数字信号处理，各种接IsI和控制逻辑以及通过大容量 的DDR2 SDRAM缓存各种数据处理结果正确。经系统成像，该采集卡采集下来 的数字信息可通过图像重建准确成像，为核磁共振成像系统的工程实现打下了良 好的成像基础。
上传时间： 2022-06-21
上传用户：fliang
PCI_Express_M.2_Specification_Rev1.1_TS_12092016_CB.pdf pcie技术标准资料
上传时间： 2022-06-24
上传用户：canderile
fpga可重构的pcie总线快速配置 fpga可重构的pcie总线快速配置
上传时间： 2022-06-26
上传用户：
pcie（PCI-Express）处理层协议中文详解处理层协议（transaction Layer specification）◆TLP概况。◆寻址定位和路由导向。◆i/o，.memory，configuration，message request、completion 详解。◆请求和响应处理机制。◆virtual channel（ve）Mechanism虚拟通道机制。◆data integrity 数据完整性。一.TLP概况处理层（transaction Layer specification）是请求和响应信息形成的基础。包括四种地址空间，三种处理类型，从下图可以看出在transaction Layer中形成的包的基本概括。一类是对io口和memory的读写包（TLPS:transaction Layers packages），另一类是对配置寄存器的读写设置包，还有一类是信息包，描述通信状态，作为事件的信号告知用户。对memory的读写包分为读请求包和响应包、写请求包（不需要存储器的响应包）。而io类型的读写请求都需要返回I/O口的响应包，
标签： pcie
上传时间： 2022-06-30
上传用户：
RTL8192CE无线pcie接口wifi模块
上传时间： 2022-07-09
上传用户：d1997wayne
基于FPGA实现的pcie协议的DMA读写模块
上传时间： 2022-07-09
上传用户：
最新的pcie 4.0 spec， 希望对从事pcie 相关工作的工程师有用。
标签： pcie 4.0
上传时间： 2022-07-10
上传用户：jason_vip1
1.深入研究pcie和千兆以太网，了解pcie和千兆以太网的技术优势，具体分析PCle和千兆以太网的传输协议，详细说明PCleTLP数据包格式和以太网标2.完成pcie DMA数据传输系统设计。设计方案主要包括两大部分，分别是FPGA端Verilog逻辑模块开发以及PC端的驱动和C应用程序开发。FPGA端基于PCle IP Core完成了发送接收引擎模块、寄存器读写控制模块和FIFO读写控制模块的设计。定义了相应模块的接口，并分析了数据传输的时序。PC端采用WinDriver进行PCle的驱动开发，并根据WinDriver提供的驱动API函数完成C应用程序的设计。3.完成千兆以太网数据传输系统设计。设计方案也主要包括两大部分，分别是FPGA端Verilog逻辑模块开发以及PC端Winpcap应用程序开发。FPGA端基于嵌入式三态以太网MACIPCore，设计了发送接收引擎模块、FIFO读写控制模块和物理接口模块。定义了相应模块的接口，并分析了数据传输经过Locallink接口和Client用户接口上的传输时序。PC端采用Winpcap提供的网络编程完成了C应用程序的设计，实现了捕获FPGA端发送的数据包以及发送原始数据包至FPGA端的功能。4.pcie DMA数据传输系统和千兆以太网数据传输系统在Xilinx ML507开发板上进行了性能测试。记录FPGA与PC间进行读写测试的结果，验证这两个系统的可用性和稳定性，最后分析了影响系统传输速率的原因以及系统目前仍存在的不足。
上传时间： 2022-07-11
上传用户：xsr1983
