频率特征测试仪是用来测量电路传输特性和阻抗特性的仪器，简称扫频仪。扫频信号源是扫频仪的主要功能部件，作用是产生测量用的正弦扫频信号，其 扫频范围可调，输出信号幅度等幅。本设计采用DDS（数字频率合成技术）产生扫频信号，以Xilinx FPGA为控制核心，通过A/D和D/A等接口电路，实现扫频信号频率的步进调整、幅度与相位的测量，创新的使用了计算机软件作为仪器面板来显示被测网络 幅频特性与相频特性，并且测试结果可保存到各种存储介质中。
上传时间： 2013-11-03
上传用户：w50403
高频PCB设计中传输线的阻抗控制非常重要，此软件很方便的计算各种类型阻抗值，方便PCB设计，此软件版权所有，建议购买正版。
上传时间： 2013-10-17
上传用户：yuhaihua_tony
今天，电视机与视讯转换盒应用中的大多数调谐器采用的都是传统单变换MOPLL概念。这种调谐器既能处理模拟电视讯号也能处理数字电视讯号，或是同时处理这两种电视讯号(即所谓的混合调谐器)。在设计这种调谐器时需考虑的关键因素包括低成本、低功耗、小尺寸以及对外部组件的选择。本文将介绍如何用英飞凌的MOPLL调谐芯片TUA6039-2或其影像版TUA6037实现超低成本调谐器参考设计。这种单芯片ULC调谐器整合了射频和中频电路，可工作在5V或3.3V，功耗可降低34%。设计采用一块单层PCB，进一步降低了系统成本，同时能处理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合讯号，可支持几乎全球所有地区标准。图1为采用TUA6039-2/TUA6037设计单变换调谐器架构图。该调谐器实际上不仅是一个射频调谐器，也是一个half NIM，因为它包括了中频模块。射频输入讯号透过一个简单的高通滤波器加上中频与民间频段(CB)陷波器的组合电路进行分离。该设计没有采用PIN二极管进行频段切换，而是采用一个非常简单的三工电路进行频段切换。天线阻抗透过高感抗耦合电路变换至已调谐的输入电路。然后透过英飞凌的高增益半偏置MOSFET BF5030W对预选讯号进行放大。BG5120K双MOSFET可以用于两个VHF频段。在接下来的调谐后带通滤波器电路中，则进行信道选择和邻道与影像频率等多余讯号的抑制。前级追踪陷波器和带通滤波器的容性影像频率补偿电路就是专门用来抑制影像频率。
上传时间： 2013-11-21
上传用户：时代将军
现代的电子设计和芯片制造技术正在飞速发展，电子产品的复杂度、时钟和总线频率等等都呈快速上升趋势，但系统的电压却不断在减小，所有的这一切加上产品投放市场的时间要求给设计师带来了前所未有的巨大压力。要想保证产品的一次性成功就必须能预见设计中可能出现的各种问题，并及时给出合理的解决方案，对于高速的数字电路来说，最令人头大的莫过于如何确保瞬时跳变的数字信号通过较长的一段传输线，还能完整地被接收，并保证良好的电磁兼容性，这就是目前颇受关注的信号完整性（SI）问题。本章就是围绕信号完整性的问题，让大家对高速电路有个基本的认识，并介绍一些相关的基本概念。 第一章 高速数字电路概述.....................................................................................51.1 何为高速电路...............................................................................................51.2 高速带来的问题及设计流程剖析...............................................................61.3 相关的一些基本概念...................................................................................8第二章 传输线理论...............................................................................................122.1 分布式系统和集总电路.............................................................................122.2 传输线的RLCG 模型和电报方程...............................................................132.3 传输线的特征阻抗.....................................................................................142.3.1 特性阻抗的本质.................................................................................142.3.2 特征阻抗相关计算.............................................................................152.3.3 特性阻抗对信号完整性的影响.........................................................172.4 传输线电报方程及推导.............................................................................182.5 趋肤效应和集束效应.................................................................................232.6 信号的反射.................................................................................................252.6.1 反射机理和电报方程.........................................................................252.6.2 反射导致信号的失真问题.................................................................302.6.2.1 过冲和下冲.....................................................................................302.6.2.2 振荡：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分线的匹配.................................................................................392.6.3.4 多负载的匹配.................................................................................41第三章 串扰的分析...............................................................................................423.1 串扰的基本概念.........................................................................................423.2 前向串扰和后向串扰.................................................................................433.3 后向串扰的反射.........................................................................................463.4 后向串扰的饱和.........................................................................................463.5 共模和差模电流对串扰的影响.................................................................483.6 连接器的串扰问题.....................................................................................513.7 串扰的具体计算.........................................................................................543.8 避免串扰的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的产生..................................................................................................614.2.1 电压瞬变.............................................................................................614.2.2 信号的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 电场屏蔽.........................................................................................654.3.1.2 磁场屏蔽.........................................................................................674.3.1.3 电磁场屏蔽.....................................................................................674.3.1.4 电磁屏蔽体和屏蔽效率.................................................................684.3.2 滤波.....................................................................................................714.3.2.1 去耦电容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 设计中的EMI.......................................................................................754.4.1 传输线RLC 参数和EMI ........................................................................764.4.2 叠层设计抑制EMI ..............................................................................774.4.3 电容和接地过孔对回流的作用.........................................................784.4.4 布局和走线规则.................................................................................79第五章 电源完整性理论基础...............................................................................825.1 电源噪声的起因及危害.............................................................................825.2 电源阻抗设计.............................................................................................855.3 同步开关噪声分析.....................................................................................875.3.1 芯片内部开关噪声.............................................................................885.3.2 芯片外部开关噪声.............................................................................895.3.3 等效电感衡量SSN ..............................................................................905.4 旁路电容的特性和应用.............................................................................925.4.1 电容的频率特性.................................................................................935.4.3 电容的介质和封装影响.....................................................................955.4.3 电容并联特性及反谐振.....................................................................955.4.4 如何选择电容.....................................................................................975.4.5 电容的摆放及Layout ........................................................................99第六章 系统时序.................................................................................................1006.1 普通时序系统...........................................................................................1006.1.1 时序参数的确定...............................................................................1016.1.2 时序约束条件...................................................................................1066.2 源同步时序系统.......................................................................................1086.2.1 源同步系统的基本结构...................................................................1096.2.2 源同步时序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由来...................................................................................... 1137.2 IBIS 与SPICE 的比较.............................................................................. 1137.3 IBIS 模型的构成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相关工具及链接..............................................................................120第八章 高速设计理论在实际中的运用.............................................................1228.1 叠层设计方案...........................................................................................1228.2 过孔对信号传输的影响...........................................................................1278.3 一般布局规则...........................................................................................1298.4 接地技术...................................................................................................1308.5 PCB 走线策略............................................................................................134
标签： 信号完整性
上传时间： 2013-11-01
上传用户：xitai
PCB 被动组件的隐藏特性解析 传统上，EMC一直被视为「黑色魔术（black magic）」。其实，EMC是可以藉由数学公式来理解的。不过，纵使有数学分析方法可以利用，但那些数学方程式对实际的EMC电路设计而言，仍然太过复杂了。幸运的是，在大多数的实务工作中，工程师并不需要完全理解那些复杂的数学公式和存在于EMC规范中的学理依据，只要藉由简单的数学模型，就能够明白要如何达到EMC的要求。本文藉由简单的数学公式和电磁理论，来说明在印刷电路板（PCB）上被动组件（passivecomponent）的隐藏行为和特性，这些都是工程师想让所设计的电子产品通过EMC标准时，事先所必须具备的基本知识。导线和PCB走线导线（wire）、走线（trace）、固定架……等看似不起眼的组件，却经常成为射频能量的最佳发射器（亦即，EMI的来源）。每一种组件都具有电感，这包含硅芯片的焊线（bond wire）、以及电阻、电容、电感的接脚。每根导线或走线都包含有隐藏的寄生电容和电感。这些寄生性组件会影响导线的阻抗大小，而且对频率很敏感。依据LC 的值（决定自共振频率）和PCB走线的长度，在某组件和PCB走线之间，可以产生自共振（self-resonance），因此，形成一根有效率的辐射天线。在低频时，导线大致上只具有电阻的特性。但在高频时，导线就具有电感的特性。因为变成高频后，会造成阻抗大小的变化，进而改变导线或PCB 走线与接地之间的EMC 设计，这时必需使用接地面（ground plane）和接地网格（ground grid）。导线和PCB 走线的最主要差别只在于，导线是圆形的，走线是长方形的。导线或走线的阻抗包含电阻R和感抗XL = 2πfL，在高频时，此阻抗定义为Z = R + j XL j2πfL，没有容抗Xc = 1/2πfC存在。频率高于100 kHz以上时，感抗大于电阻，此时导线或走线不再是低电阻的连接线，而是电感。一般而言，在音频以上工作的导线或走线应该视为电感，不能再看成电阻，而且可以是射频天线。
上传时间： 2013-11-16
上传用户：极客
PCB 布线原则连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。印制导线最大允许工作电流（导线厚50um，允许温升10℃）导线宽度（Mil） 导线电流（A） 其中:K 为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048；T 为最大温升，单位为℃;A 为覆铜线的截面积，单位为mil（不是mm，注意）；I 为允许的最大电流，单位是A。电磁抗干扰原则电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。一、 通常一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下：1、 正确的单点和多点接地在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ 时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。2、 数字地与模拟地分开若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL 电路的噪声容限为0.4~0.6V，CMOS 电路的噪声容限为电源电压的0.3~0.45 倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。3、 接地线应尽量加粗若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm 以上。4、 接地线构成闭环路只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。二、 配置退藕电容PCB 设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：?电电源的输入端跨½10~100uf的的电解电容器，如果印制电路板的位置允许，采Ó100uf以以上的电解电容器抗干扰效果会更好¡���?原原则上每个集成电路芯片都应布置一¸0.01uf~`0.1uf的的瓷片电容，如遇印制板空隙不够，可Ã4~8个个芯片布置一¸1~10uf的的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。���?对对于抗噪能力弱、关断时电源变化大的器件，ÈRA、¡ROM存存储器件，应在芯片的电源线和地线之间直接接入退藕电容¡���?电电容引线不能太长，尤其是高频旁路电容不能有引线¡三¡过过孔设¼在高ËPCB设设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到£���?从从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。例如¶6- 10层层的内存模¿PCB设设计来说，选Ó10/20mi（（钻¿焊焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使Ó8/18Mil的的过孔。在目前技术条件下，很难使用更小尺寸的过孔了（当孔的深度超过钻孔直径µ6倍倍时，就无法保证孔壁能均匀镀铜）；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗¡���?使使用较薄µPCB板板有利于减小过孔的两种寄生参数¡���? PCB板板上的信号走线尽量不换层，即尽量不要使用不必要的过孔¡���?电电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好¡���?在在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地过孔¡四¡降降低噪声与电磁干扰的一些经Ñ?能能用低速芯片就不用高速的，高速芯片用在关键地方¡?可可用串一个电阻的方法，降低控制电路上下沿跳变速率¡?尽尽量为继电器等提供某种形式的阻尼，ÈRC设设置电流阻尼¡?使使用满足系统要求的最低频率时钟¡?时时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地¡?用用地线将时钟区圈起来，时钟线尽量短¡?石石英晶体下面以及对噪声敏感的器件下面不要走线¡?时时钟、总线、片选信号要远ÀI/O线线和接插件¡?时时钟线垂直ÓI/O线线比平行ÓI/O线线干扰小¡? I/O驱驱动电路尽量靠½PCB板板边，让其尽快离¿PC。。对进ÈPCB的的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射¡? MCU无无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空¡?闲闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端¡?印印制板尽量使Ó45折折线而不Ó90折折线布线，以减小高频信号对外的发射与耦合¡?印印制板按频率和电流开关特性分区，噪声元件与非噪声元件呀距离再远一些¡?单单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗¡?模模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟¡?对¶A/D类类器件，数字部分与模拟部分不要交叉¡?元元件引脚尽量短，去藕电容引脚尽量短¡?关关键的线要尽量粗，并在两边加上保护地，高速线要短要直¡?对对噪声敏感的线不要与大电流，高速开关线并行¡?弱弱信号电路，低频电路周围不要形成电流环路¡?任任何信号都不要形成环路，如不可避免，让环路区尽量小¡?每每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容¡?用用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容，使用管状电容时，外壳要接地¡?对对干扰十分敏感的信号线要设置包地，可以有效地抑制串扰¡?信信号在印刷板上传输，其延迟时间不应大于所有器件的标称延迟时间¡环境效应原Ô要注意所应用的环境，例如在一个振动或者其他容易使板子变形的环境中采用过细的铜膜导线很容易起皮拉断等¡安全工作原Ô要保证安全工作，例如要保证两线最小间距要承受所加电压峰值，高压线应圆滑，不得有尖锐的倒角，否则容易造成板路击穿等。组装方便、规范原则走线设计要考虑组装是否方便，例如印制板上有大面积地线和电源线区时（面积超¹500平平方毫米），应局部开窗口以方便腐蚀等。此外还要考虑组装规范设计，例如元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊油，但是如用填充块当表贴焊盘或用线段当金手指插头，而又不做特别处理，（在阻焊层画出无阻焊油的区域），阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误£SMD器器件的引脚与大面积覆铜连接时，要进行热隔离处理，一般是做一¸Track到到铜箔，以防止受热不均造成的应力集Ö而导致虚焊£PCB上上如果有¦12或或方Ð12mm以以上的过孔时，必须做一个孔盖，以防止焊锡流出等。经济原则遵循该原则要求设计者要对加工，组装的工艺有足够的认识和了解，例È5mil的的线做腐蚀要±8mil难难，所以价格要高，过孔越小越贵等热效应原则在印制板设计时可考虑用以下几种方法：均匀分布热负载、给零件装散热器，局部或全局强迫风冷。从有利于散热的角度出发，印制板最好是直立安装，板与板的距离一般不应小Ó2c，，而且器件在印制板上的排列方式应遵循一定的规则£同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集³电路、电解电容等）放在冷却气流的最上（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却Æ流最下。在水平方向上，大功率器件尽量靠近印刷板的边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印刷板上方布置£以便减少这些器件在工作时对其他器件温度的影响。对温度比较敏感的器件最好安置在温度最低的区域（如设备的µ部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局¡设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动的路径，合理配置器件或印制电路板。采用合理的器件排列方式，可以有效地降低印制电路的温升。此外通过降额使用，做等温处理等方法也是热设计中经常使用的手段¡
上传时间： 2015-01-02
上传用户：15070202241
信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔细计算和分析。运用信号完整性分析工具进行布线前后的仿真对于保证信号完整性和缩短设计周期是非常必要的。在PCB 板子已焊接加工完毕后才发现信号质量问题和时序问题，是经费和产品研制时间的浪费。1.1 板上高速信号分析我们设计的是基于PowerPC 的主板，主要由处理器MPC755、北桥MPC107、北桥PowerSpanII、VME 桥CA91C142B 等一些电路组成，上面的高速信号如图2-1 所示。板上高速信号主要包括：时钟信号、60X 总线信号、L2 Cache 接口信号、Memory 接口信号、PCI 总线0 信号、PCI 总线1 信号、VME 总线信号。这些信号的布线需要特别注意。由于高速信号较多，布线前后对信号进行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真软件，它可以进行布线前仿真和布线后仿真。
上传时间： 2013-11-17
上传用户：sqq
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2014-01-03
上传用户：Divine
研究了MPC8379E处理器的相关资料和DDR2的特性，以及它们之间PCB布线的规则和仿真设计。由于MPC8379E和DDR2都具有相当高的工作频率，所以他们之间的走线必须满足高速PCB布线规则，还要结合实际系统中的层叠、阻抗等，采取特殊布线方法。本文使用EDA工具Cadence仿真设计了DDR2拓扑结构和信号完整性。
上传时间： 2013-11-15
上传用户：baitouyu
